DS92LV1023 和 DS92LV1224
40-66 MHz 10 位 总线 LVDS Serializer 和 Deserializer
一般 描述
这 DS92LV1023 transforms 一个 10-位 宽 并行的
lvcmos/lvttl 数据 总线 在 一个 单独的 高 速 总线
LVDS 串行 数据 stream 和 embedded 时钟. 这
DS92LV1224 receives 这 总线 LVDS 串行 数据 stream 和
transforms 它 后面的 在 一个 10-位 宽 并行的 数据 总线 和
recovers 并行的 时钟. 这 DS92LV1023 transmits 数据
在 backplanes 或者 缆索. 这 单独的 差别的 一双 数据
path 制造 PCB 设计 easier. 在 增加, 这 减少
缆索, PCB 查出 计数, 和 连接器 大小 tremendously
减少 费用. 自从 一个 输出 transmits 时钟 和 数据 位
serially, 它 排除 时钟-至-数据 和 数据-至-数据 skew.
这 powerdown 管脚 saves 电源 用 减少 供应 电流
当 不 使用 也 设备. 在之上 电源 向上 的 这 串行-
izer, 你 能 choose 至 活动 同步 模式 或者
准许 这 Deserializer 至 使用 这
同步-至-随机的-数据 特性. 用 使用 这 syn-
chronization 模式, 这 Deserializer 将 establish 锁 至 一个
信号 在里面 指定 锁 时间. 在 增加, 这 embedded
时钟 guarantees 一个 转变 在 这 总线 每 12-位 循环.
这个 排除 传递 errors 预定的 至 charged 缆索
情况. 此外, 你 将 放 这 DS92LV1023 输出-
放 管脚 在 触发-状态
®
至 达到 一个 高 阻抗
状态. 这 PLL 能 锁 至 发生率 在 40 MHz 和
66 mhz.
特性
n
时钟 恢复 从 PLL 锁 至 随机的 数据 patterns.
n
有保证的 转变 每 数据 转移 循环
n
Chipset (tx + rx) 电源 消耗量
<
500 mW (典型值)
@
66 MHz
n
单独的 差别的 一双 排除 multi-频道 skew
n
流动-通过 引脚 为 容易 PCB 布局
n
660 Mbps 串行 总线 LVDS 数据 比率 (在 66 MHz 时钟)
n
10-位 并行的 接口 为 1 字节 数据 加 2 控制 位
n
同步 模式 和 锁 指示信号
n
可编程序的 边缘 触发 在 时钟
n
高 阻抗 在 接受者 输入 当 电源 是 止
n
总线 LVDS 串行 输出 评估 为 27
Ω
加载
n
小 28-含铅的 SSOP 包装
块 图解
10093301
触发-状态
®
是 一个 注册 商标 的 国家的 半导体 公司.
六月 2002
DS92LV1023 和 DS92LV1224 40-66 MHz 10 位 总线 LVDS Serializer 和 Deserializer
© 2002 国家的 半导体 公司 DS100933 www.国家的.com
: 点此下载
