整体的
电路
系统, 公司
ICS954201
0819g—12/06/04
管脚 配置
推荐 应用:
ck410m 时钟, intel 黄 覆盖 部分
输出 特性:
• 2 - 0.7v 电流-模式 差别的 cpu pairs
• 7 - 0.7v 电流-模式 差别的 src 一双 为 sata 和
pci-e
• 1 - 0.7v 电流-模式 差别的 cpu/src 可选择的
一双
• 4 - pci (33mhz)
• 2 - pciclk_f, (33mhz) 自由-运动
• 1 - usb, 48mhz
• 1 - 点, 96mhz, 0.7v 电流 差别的 一双
• 1 - ref, 14.318mhz
关键 规格:
• cpu 输出 循环-循环 jitter < 85ps
• src 输出 循环-循环 jitter < 125ps
• pci 输出 循环-循环 jitter < 500ps
• +/- 300ppm 频率 精度 在 cpu &放大; src clocks
• +/- 100ppm 频率 精度 在 usb clocks
可编程序的 定时 控制 hub™ 为 mobile p
4
™ 系统
符合实际
特性/益处:
• 支持 tight ppm 精度 clocks 为 串行-ata 和
pci-表示
• 支持 展开 spectrum 调制, 0 至 -0.5%
向下 展开
• 支持 cpu clocks 向上 至 400mhz
• 使用 外部 14.318mhz 结晶, 外部 结晶 加载
caps 是 必需的 为 频率 tuning
• 支持 undriven 差别的 cpu, src 一双 在 pd#
为 电源 管理.
56-管脚 ssop &放大; tssop
VDDPCI 1 56 PCICLK2
地 2 55 pci/src_stop#
PCICLK3 3 54 cpu_stop#
PCICLK4 4 53 fs_c/测试_sel
PCICLK5 5 52 REFOUT
地 6 51 地
VDDPCI 7 50 X1
itp_en/pciclk_f0 8 49 X2
pciclk_f1 9 48 VDDREF
vtt_pwrgd#/pd 10 47 SDATA
VDD4811 46SCLK
usb_48mhz/fs_一个 12 45 地
地 13 44 CPUCLKT0
dott_96mhz 14 43 CPUCLKC0
dotc_96mhz 15 42 VDDCPU
fs_b/测试_模式 16 41 CPUCLKT1
SRCCLKT0 17 40 CPUCLKC1
SRCCLKC0 18 39 IREF
SRCCLKT1 19 38 GNDA
SRCCLKC1 20 37 VDDA
VDDSRC 21 36 CPUCLKt2_itp/srcclkT7
SRCCLKT2 22 35 CPUCLKc2_itp/SRCCLKC7
SRCCLKC2 23 34 VDDSRC
SRCCLKT3 24 33 SRCCLKT6
SRCCLKC3 25 32 SRCCLKC6
srcclkt4_sata 26 31 SRCCLKT5
srcclkc4_sata 27 30 SRCCLKC5
VDDSRC 28 29 地
ICS954201
fs_c
1
fs_b
2
fs_一个
2
CPU
MHz
SRC
MHz
PCI
MHz
REF
MHz
U
SB
MHz
点
MHz
0 0 0 266.66 100.00 33.33 14.318 48.00 96.00
0 0 1 133.33 100.00 33.33 14.318 48.00 96.00
0 1 0 200.00 100.00 33.33 14.318 48.00 96.00
0 1 1 166.66 100.00 33.33 14.318 48.00 96.00
1 0 0 333.33 100.00 33.33 14.318 48.00 96.00
1 0 1 100.00 100.00 33.33 14.318 48.00 96.00
1 1 0 400.00 100.00 33.33 14.318 48.00 96.00
1 1 1 14.318 48.00 96.00
1. fs_c 是 一个 三-水平的 输入. 请 看 v
il_fs
和 v
ih_fs
规格 在
这 输入/供应/一般 输出 参数 表格 为 准确无误的 值.
也 谈及 至 这 测试 clarification 表格.
2. fs_b 和 fs_一个 是 低-门槛 输入. 请 看 这 v
il_fs
和 v
ih_fs
规格 在 这 输入/供应/一般 输出 参数 表格 为 准确无误的 值.
RESERVED