ispLSI
®
2064VE
3.3v 在系统内 可编程
高 密度 superfast™ pld
2064ve?_08
1
特点
• superfast 高 密度 可编程 逻辑
— 2000 pld 盖茨
— 64 和 32 我/o 管脚 版本, 四 专用 输入
— 64 寄存器
— 高 速度 全球 互连
— 宽 输入 浇口 用于 快 计数器, 州
机器, 地址 解码器, 等
— 小 逻辑 块 尺寸 用于 随机 逻辑
— 100% 功能, 电子元件工业联合会 和 引出线 兼容 与
isplsi 2064v 设备
• 3.3v 低 电压 2064 体系结构
— 接口 与 标准 5v ttl 设备
• 高性能 e?
2
CMOS
®
技术
—
f
最大值
= 280mhz 最大值 操作 频率
—
t
pd
= 3.5ns 传播 延迟
— 电气 可擦除 和 可重新编程
— 非挥发性
— 100% 已测试 在 时间 的 制造
— 未使用 产品 期限 停机 保存 电源
• 在系统内 可编程
— 3.3v 在系统内 可编程性 (isp™) 使用
边界 扫描 测试一下 访问权限 港口 (轻敲)
—开漏极 输出 选项 用于 灵活 总线 接口
能力, 允许 容易 实施 的 有线-或
或 总线 仲裁 逻辑
— 增加 制造业 收益率, 减少 时间-至-
市场 和 改进 产品 质量
— 重新编程 焊接 设备 用于 更快 原型设计
• 100% ieee 1149.1 边界 扫描 可测试
• 这 轻松 的 使用 和 快 系统 速度 的
plds 与 这 密度 和 灵活性 的 fpgas
— 增强型 管脚 锁定 能力
— 三个 专用 时钟 输入 针脚
— 同步 和 异步 时钟
— 可编程 输出 回转 费率 控制
— 灵活 管脚 放置位置
— 优化 全球 路由 游泳池 提供 全球
Interconnectivity
功能 块 图表
全球 路由 pool
(grp)
A0
A1
A3
输入 总线
输出 路由 游泳池 (orp)
B3
B2
B1
B0
输入 总线
输出 路由 游泳池 (orp)
A2
GLB
Logic
阵列
DQ
DQ
DQ
DQ
A4
A5
A6 A7
B7
B6
B5 B4
输入 总线
输出 路由 游泳池 (orp)
输入 总线
输出 路由 游泳池 (orp)
0139a/2064v
描述
这 isplsi 2064ve 是 一个 高 密度 可编程
逻辑 设备 可用 入点 64 和 32 我/o-管脚 版本. 这
设备 包含 64 寄存器, 四 专用 输入 针脚,
三个 专用 时钟 输入 针脚, 两个 专用 全球
oe 输入 针脚 和 一个 全球 路由 游泳池 (grp). 这
grp 提供 完成 interconnectivity 之间 全部 的
这些 元素. 这 isplsi 2064ve 特点 在系统内
可编程性 通过 这 边界 扫描 测试一下 交流电-
cess 港口 (轻敲) 和 是 100% ieee 1149.1 边界
扫描 可测试. 这 isplsi 2064ve 优惠 非挥发性
可重新编程性 的 这 逻辑, 作为 井 作为 这 intercon-
连接, 至 提供 真的 可重构 系统.
这 基本 单位 的 逻辑 开启 这 isplsi 2064ve 设备 是 这
通用 逻辑 块 (glb). 这 glbs 是 已标记 a0,
a1…b7 (请参见 图 1). 那里 是 一个 合计 的 16 glbs 入点 这
isplsi 2064ve 设备. 每个 glb 是 制造 向上 的 四
宏单元. 每个 glb 有 18 输入, 一个 可编程
和/或/独占 或 阵列, 和 四 产出 哪个 可以
是 已配置 至 是 要么 组合 或 已注册.
输入 至 这 glb 来 从 这 grp 和 专用
输入. 全部 的 这 glb 产出 是 带来了 背面 进入 这
grp 所以 那 他们 可以 是 已连接 至 这 输入 的 任何
glb 开启 这 设备.
版权 © 2002 lattice 半导体 corp. 全部 品牌 或 产品 姓名 是 商标 或 已注册 商标 的 他们的 各自 持有人. 这 规格 和 信息 此处 是 主题
至 变更 无 通知.
lattice 半导体 corp., 5555 northeast moore ct., hillsboro, oregon 97124, 美国
january 2002
tel. (503) 268-8000; 1-800-lattice; 传真 (503) 268-8556; http://www.latticesemi.com
: 点此下载
