DS92LV1212
16-40 MHz 10-有点 总线 LVDS 随机 锁 解串器
与 嵌入式 时钟 回收
概述 描述
这 DS92LV1212 是 一个 升级 的 这 ds92lv1210. 它
维护 全部 的 这 特点 的 这 DS92LV1210 与 这 广告-
不同的 能力 的 锁定 至 这 传入 数据 溪流
无 这 需要 的 同步 图案. 这个 使 这
DS92LV1212 有用的 入点 应用程序 在哪里 这 解串器
必须 是 操作 “open-loop” — 无 一个 反馈 路径
从 这 解串器 至 这 序列化程序. 这 DS92LV1212 是
设计 至 是 已使用 与 这 DS92LV1021 总线 LVDS 串行-
izer. 这 DS92LV1212 接收 一个 总线 LVDS 串行 数据
溪流 和 变换 它 进入 一个 10-有点 宽 平行 数据 总线
和 分开 时钟. 这 减少 电缆, pcb 跟踪 计数
和 连接器 尺寸 保存 成本 和 使 pcb 布局
更容易. 时钟-至-数据 和 数据-至-数据 偏斜 是 已淘汰
自 一个 输入 接收 两者都有 时钟 和 数据 比特 串行.
这 断电 管脚 是 已使用 至 保存 电源 由 减少 这
供应 电流 当 这 设备 是 不 入点 使用. 这 deserial-
izer 将 建立 锁 至 一个 同步 图案 内
指定 锁 次 但是 它 可以 也 锁 至 一个 数据 溪流 与-
出点 同步 图案.
特点
n
时钟 回收 无 同步 图案-随机 锁
n
保证 过渡 每 数据 转让 循环
n
芯片组 (tx + rx) 电源 消费
&指示灯;
300mW (典型值)
@
40MHz
n
单独 差速器 对 消除 多通道 偏斜
n
400 Mbps 串行 总线 LVDS 带宽 (在 40 MHz 时钟)
n
10-有点 平行 接口 用于 1 字节 数据 加号 2 控制 比特
或 UTOPIA 我 接口
n
同步 模式 和 锁 指示器
n
流通 引出线 用于 容易 pcb 布局
n
高 阻抗 开启 接收器 输入 当 电源 是 关
n
可编程 边缘 触发器 开启 时钟
n
占地面积 兼容 与 DS92LV1210
n
小 28-铅 SSOP 包装-msa
块 图表
三态
®
是 一个 已注册 商标 的 国家 半导体 公司.
ds100982-1
April 1999
DS92LV1212 16-40 MHz 10-有点 总线 LVDS 随机 锁 解串器 与 嵌入式 时钟
回收
© 1999 国家 半导体 公司 DS100982 www.国家.com
: 点此下载
