这 信息 在 这个 文档 是 主题 至 改变 没有 注意. 在之前 使用 这个 文档, 请
confirm 那 这个 是 这 最新的 版本.
不 所有 设备/类型 有 在 每 country. 请 审查 和 local nec 代表 为
有效性 和 额外的 信息.
©
1997
mos 整体的 电路
µ
µµ
µ
pd45128441, 45128841, 45128163
128m-位 同步的 dram
4-bank, lvttl
数据 薄板
文档 非. m12650ejbv0ds00 (11th 版本)
日期 发行 april 2000 ns cp (k)
打印 在 日本
这 mark
•
••
•
显示 主要的 修订 点.
描述
这
µ
pd45128441, 45128841, 45128163 是 高-速 134,217,728-位 同步的 动态 random-access
memories, 有组织的 作 8,388,608
×
4
×
4, 4,194,304
×
8
×
4, 2,097,152
×
16
×
4 (文字
×
位
×
bank), 各自.
这 同步的 drams 达到 高-速 数据 转移 使用 这 pipeline architecture.
所有 输入 和 输出 是 同步 和 这 积极的 边缘 的 这 时钟.
这 同步的 drams 是 兼容 和 低 电压 ttl (lvttl).
这些 产品 是 packaged 在 54-管脚 tsop (ii).
特性
•
全部地 同步的 动态 内存, 和 所有 信号 关联 至 一个 积极的 时钟 边缘
•
搏动 接口
•
可能 至 assert 随机的 column 地址 在 每 循环
•
四方形 内部的 banks 控制 用 ba0(a13) 和 ba1(a12)
•
字节 控制 (
×
16) 用 ldqm 和 udqm
•
可编程序的 wrap sequence (sequential / interleave)
•
可编程序的 burst 长度 (1, 2, 4, 8 和 全部 页)
•
可编程序的 /cas latency (2 和 3)
•
自动 precharge 和 控制 precharge
•
cbr (自动) refresh 和 自 refresh
•
×
4,
×
8,
×
16 organization
•
单独的 3.3 v
±
0.3 v 电源 供应
•
lvttl 兼容 输入 和 输出
•
4,096 refresh 循环 / 64 ms
•
burst 末端 用 burst 停止 command 和 precharge command
: 点此下载
