80C186XL80C188XL
表格 3 管脚 描述
(持续)
管脚 管脚 输入 输出
管脚 描述
名字 类型 类型 States
PCS6A2 O h(1)h(x) 附带的 碎片 选择 6 或者 Latched A2 将 是 编写程序
至 提供 一个 seventh 附带的 碎片 select 或者 至 提供 一个
r(1)
内部 latched A2 signal 这 地址 范围 activating
PCS6
是 软件-programmable PCS6A2 做 不 float
在 总线 HOLD 当 编写程序 至 提供 latched A2
这个 管脚 将 retain 这 先前 latched 值 在 HOLD
DTR O h(z) 数据 TransmitReceive 控制 这 方向 的 数据 流动
通过 一个 外部 数据 总线 transceiver 当 LOW 数据 是
r(z)
transferred 至 这 procesor 当 高 这 处理器
places 写 数据 在 这 数据 bus
DEN O h(z) 数据 使能 是 提供 作 一个 数据 总线 transceiver 输出
enable DEN 是 起作用的 低 在 各自 记忆 和 IO
r(1z)
进入 (包含 80C187 进入) DEN
是 高 whenever
DTR
改变 state 在 RESET DEN 是 驱动 高 为
一个 clock 然后 floated
NC 不 connected 至 维持 兼容性 和 future
products 做 不 连接 至 这些 pins
NOTE
管脚 names 在 parentheses 应用 至 这 80C188XL
15
15