CHRONTEL
ch7017/ch7018
2 201-0000-043
rev. 2.0, 4/17/2006
2.0
管脚 分派
2.1
包装 图解
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
39
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
96
95
94
93
92
91
97
98
99
100
101
102
DGND
H1
V1
DVDD
DVDD
XCLK1
XCLK1*
D1[11]
D1[10]
D1[9]
D1[8]
D1[7]
D1[6]
D1[5]
D1[4]
D1[3]
D1[2]
D1[1]
D1[0]
DGND
XCLK2
XCLK2*
D2[11]
D2[10]
D2[9]
D2[8]
D2[7]
D2[6]
D2[5]
D2[4]
D2[3]
D2[2]
D2[1]
D2[0]
DGND
H2
V2
DGND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
LL2C
LL2C*
LDC7*
LDC7
LDC6*
LDC6
LDC5*
LDC5
LVDD
LVDD
LGND
LGND
LGND
LVDD
LDC4*
LDC4
LL1C
LL1C*
LDC2*
LDC2
LDC1*
LDC1
LDC0*
LDC0
LVDD
LVDD
LGND
LGND
LGND
LVDD
LDC3*
LDC3
ISET
dac_vdd
lpll_vdd
VSWING
lpll_地
LPLLCAP
119
103
104
105
106
111
112
113
114
115
116
117
118
107
108
109
110
120
127
121
122
123
124
125
126
128
D
V
D
D
F
L
D
/
S
T
L
1
D
E
1
Y
/
G
(
D
一个
C
一个
1
)
C
V
B
S
(
D
一个
C
一个
3
)
D
一个
C
_
G
N
D
N
/
C
Y
/
G
(
D
一个
C
B
1
)
C
/
R
(
D
一个
C
一个
2
)
P
r
/
R
(
D
一个
C
B
2
)
C
V
B
S
/
B
(
D
一个
C
一个
0
)
P
b
/
B
(
D
一个
C
B
0
)
T
V
P
L
L
_
V
D
D
T
V
P
L
L
_
V
C
C
T
V
P
L
L
_
G
N
D
X
I
/
F
I
N
X
O
B
C
O
/
V
S
Y
N
C
V
R
E
F
1
V
D
D
V
P
-
O
U
T
D
一个
C
_
G
N
D
C
/
H
S
Y
N
C
G
P
I
O
[
5
]
G
P
I
O
[
4
]
R
E
S
E
T
*
DD2
作
GPIO[3]
GPIO[2]
VOUT
HOUT
HIN
VIN
HPD
ENABKL
ENAVDD
HPINT*
GPIO[1]
GPIO[0]
SPD
SPC
DE2
fld/stl2
DVDD
DC1
VREF2
DD1
SDC
DC2
SDD
V5V
Chrontel
ch7017/ch7018
图示 2:
ch7017/ch7018 128 管脚 lqfp 包装 (顶 视图)
: 点此下载
