AD574A
rev. b
–11–
图示 15. z80—ad574a 接口
图示 16. wait 状态 发生器
ibm pc 接口
这 ad574a 呈现 在 图示 17 连接 至 这 4 mhz
8088 处理器 的 一个 ibm pc. 自从 这 设备 resides 在 i/o
空间, 它的 地址 是 解码 从 仅有的 这 更小的 ten 地址
线条 和 必须 是 gated 和 aen (起作用的 低) 至 掩饰 输出 在-
ternal dma 循环 这个 使用 这 一样 i/o 地址 空间. 这个
起作用的 低 信号 是 应用 至
CS
.
IOR
和
IOW
是 使用 至
initiate 这 转换 和 读, 和 是 gated 一起 至 驱动
这 碎片 使能, ce. 因为 这 数据 总线 宽度 是 限制 至
8 位, 这 ad574a 数据 resides 在 二 调整 地址
选择 用 a0.
图示 17. ibm pc—ad574a 接口
便条: 预定的 至 这 大 号码 的 选项 那 将 是 安装
在 这 pc, 这 i/o 总线 加载 应当 是 限制 至 一个肖特基
ttl 加载. 因此, 一个 缓存区/驱动器 应当 是 使用 当 inter-
facing 更多 比 二 ad574as 至 这 i/o 总线.
8086 接口
这 数据 模式 选择 管脚 (12/
8
) 的 这 ad574a 应当 是 con-
nected 至 v
逻辑
至 提供 一个 12-位 数据 输出. 至 阻止
可能 总线 contention, 一个 demultiplexed 和 缓冲 地址/
数据 总线 是 推荐. 在 这 具体情况 在哪里 这 8-位 短的
转换 循环 是 不 使用, a0 应当 是 系 至 数字的 com-
mon. 图示 18 显示 一个 典型 8086 配置.
图示 18. 8086—ad574a 和 缓冲 总线 lnterface
为 时钟 speeds 更好 比 4 mhz wait 状态 嵌入 类似的
至 图示 16 是 推荐 至 确保 sufficient ce 和 r/
C
脉冲波 持续时间.
这 ad574a 能 也 是 连接 在 一个 保卫-alone 模式 (看
图示 13). 一个 低 going 脉冲波 获得 从 这 8086’s
WR
sig-
nal logically ored 和 一个 低 地址 decode 开始 这 变换器-
sion. 在 这 终止 的 这 转换, sts clocks 这 数据 在 这
三-状态 latches.
68000 接口
这 ad574, 当 配置 在 这 保卫-alone 模式, 将 eas-
ily interface 至 这 4 mhz 版本 的 这 68000 微处理器.
这 68000 r/
W
信号 联合的 和 一个 低 地址 decode ini-
tiates 转换. 这
UDS
或者
LDS
信号, 和 这 解码
地址, 发生 这
DTACK
输入 至 这 处理器, 闭锁
在 这 ad574a’s 数据. 图示 19 illustrates 这个 配置.
图示 19. 68000—ad574a 接口
: 点此下载
