®
11
ADS7843
数据 format
这 ads7843 输出 数据 是 在 笔直地 二进制的 format 作
显示 在 图示 9. 这个 图示 显示 这 完美的 输出 代号
为 这 给 输入 电压 和 做 不 包含 这 影响
的 补偿, 增益, 或者 噪音.
图示 9. 完美的 输入 电压 和 输出 代号.
8-位 转换
这 ads7843 提供 一个 8-位 转换 模式 那 能
是 使用 当 faster throughput 是 需要 和 这 数字的
结果 是 不 作 核心的. 用 切换 至 这 8-位 模式, 一个
转换 是 完全 四 时钟 循环 早期. 这个 可以
是 使用 在 conjunction 和 串行 接口 那 提供 12-
位 transfers 或者 二 conversions 可以 是 accomplished 和
三 8-位 transfers. 不 仅有的 做 这个 shorten 各自 变换器-
sion 用 四 位 (25% faster throughput), 但是 各自 变换器-
sion 能 的确 出现 在 一个 faster 时钟 比率. 这个 是 因为
这 内部的 安排好 时间 的 这 ads7843 是 不 作 critical—
安排好 至 更好的 比 8 位 是 所有 那 是 需要. 这 时钟
比率 能 是 作 更 作 50% faster. 这 faster 时钟 比率 和
更少的 时钟 循环 联合的 至 提供 一个 2x 增加 在
转换 比率.
电源 消耗
那里 是 二 主要的 电源 模式 为 这 ads7843: 全部 电源
(pd1 - pd0 = 11
B
) 和 自动 电源-向下 (pd1 - pd0 = 00
B
).
当 运行 在 全部 速 和 16-clocks 每 转换 (作
显示 在 图示 6), 这 ads7843 spends 大多数 的 它的 时间
acquiring 或者 converting. 那里 是 little 时间 为 自动 电源-
向下, 假设 那 这个 模式 是 起作用的. 因此, 这 differ-
ence 在 全部 电源 模式 和 自动 电源-向下 是 negli-
gible. 如果 这 转换 比率 是 decreased 用 simply slowing 这
频率 的 这 dclk 输入, 这 二 模式 仍然是 approxi-
mately equal. 不管怎样, 如果 这 dclk 频率 是 保持 在 这
最大 比率 在 一个 转换 但是 conversions 是 simply
完毕 较少 常常, 这 区别 在 这 二 模式 是
dramatic.
图示 10 显示 这 区别 在 减少 这 dclk
频率 (“scaling” dclk 至 相一致 这 转换 比率) 或者
维持 dclk 在 这 最高的 频率 和 减少
这 号码 的 conversions 每 第二. 在 这 后来的 情况, 这
转换器 spends 一个 增加 percentage 的 它的 时间 在
电源-向下 模式 (假设 这 自动 电源-向下 模式 是
起作用的).
另一 重要的 仔细考虑 为 电源 消耗 是 这
涉及 模式 的 这 转换器. 在 这 单独的-结束 谈及-
ence 模式, 这 转换器’s 内部的 switches 是 在 仅有的
当 这 相似物 输入 电压 是 正在 acquired (看 图示
5). 因此, 这 外部 设备, 此类 作 一个 resistive touch
screen, 是 仅有的 powered 在 这 acquisition 时期. 在 这
差别的 涉及 模式, 这 外部 设备 必须 是
powered 全部地 这 acquisition 和 转换 时期
(看 图示 5). 如果 这 转换 比率 是 高, 这个 可以
substantially 增加 电源 消耗.
布局
这 下列的 布局 suggestions 应当 提供 这 大多数
最佳的 效能 从 这 ads7843. 不管怎样, 许多
可携带的 产品 有 conflicting (所需的)东西 con-
cerning 电源, 费用, 大小, 和 重量. 在 general, 大多数
可携带的 设备 有 fairly “clean” 电源 和 grounds
因为 大多数 的 这 内部的 组件 是 非常 低
电源. 这个 situation 将 意思 较少 bypassing 为 这
转换器’s 电源 和 较少 concern 关于 grounding.
安静的, 各自 situation 是 唯一的 和 这 下列的 suggestions
应当 是 reviewed carefully.
为 最佳的 效能, 小心 应当 是 带去 和 这
物理的 布局 的 这 ads7843 电路系统. 这 基本 sar
architecture 是 敏感的 至 glitches 或者 sudden 改变 在 这
电源 供应, 涉及, 地面 连接, 和 数字的
输入 那 出现 just 较早的 至 闭锁 这 输出 的 这
相似物 比较器. 因此, 在 任何 单独的 转换 为
一个 ‘n-位’ sar 转换器, 那里 是 n ‘windows’ 在 这个
输出 代号
0V
fs = 全部-规模 电压 = v
REF
(1)
1 lsb = v
REF
(1)
/4096
fs – 1 lsb
11...111
11...110
11...101
00...010
00...001
00...000
1 lsb
注释: (1) 涉及 电压 在 转换器: +ref–(–ref). 看 图示 2.
(2) 输入 电压 在 转换器, 之后 多路调制器: +in–(–in). 看 图示 2
输入 电压
(2)
(v)
图示 10. 供应 电流 vs 直接地 范围调整 这 fre-
quency 的 dclk 和 样本 比率 或者 keeping
dclk 在 这 最大 可能 频率.
10k 100k1k 1M
f
样本
(hz)
供应 电流 (
µ
一个)
100
10
1
1000
f
CLK
= 2mhz
f
CLK
= 16 · f
样本
T
一个
= 25˚c
+V
CC
= +2.7v
: 点此下载
