9
®
ADS7870
函数的 描述
多路调制器
这 ads7870 有 第八 相似物-信号 输入 管脚, ln0
通过 ln7. 这些 管脚 是 连接 至 一个 网络 的
相似物 switches (这 “mux” 块 在 图示 1). 这 switches
是 控制 用 四 位 在 这 增益/mux 寄存器.
ln0 通过 ln7 能 是 配置 作 8 单独的 结束 输入
或者 4 差别的 输入. 一些 mux 结合体 examples
是 显示 在 图示 7. 这 差别的 极性 的 这 输入
管脚 能 是 changed 和 这 m2 位 在 这 mux 地址.
这个 特性 准许 reversing 这 极性 的 这 转换
结果 没有 having 至 physically 反转 这 输入 connec-
tions 至 这 ads7870.
为 直线的 运作, 这 输入 信号 在 任何 的 这 ln0
通过 ln7 管脚 能 范围 在 地 – 0.2v 和 v
DD
+ 0.2v. 这 极性 的 这 差别的 信号 能 是 changed
通过 commands 写 至 增益/mux 寄存器, 但是 各自
线条 必须 仍然是 在里面 这 直线的 输入 一般 模式
电压 范围 作 描述 在下.
输入 ln0 通过 ln7 有 静电释放 保护 电路系统 作
这 第一 起作用的 elements 在 这 碎片. 这些 包含 protec-
tion 二极管 连接 至 v
DD
和 地 那 仍然是 反转
片面的 下面 正常的 运作. 如果 输入 电压 是 ex-
pected 在之外 这 绝对 最大 电压 范围 它 是
需要 至 增加 阻抗 在 序列 和 这 输入 至 限制
这 电流 至 10ma 或者 较少.
转换 时钟
这 转换 时钟 (cclk) 和 信号 获得 从 它
是 使用 用 这 电压 涉及, 这 pga, 和 这 一个/d
转换器. 这 pga 和 这 一个/d 使用 这 一样 时钟 信号.
这些 clocks 是 有关联的 和 这 osc 使能 和
cclk 管脚 作 好 作 这 osce 和 oscr 位 在 这
ref/振荡器 配置 寄存器 (寄存器 7). cclk
能 是 也 一个 输入 管脚 或者 一个 输出 管脚. 当 这 osc
使能 管脚 是 低 (osc 使能 = “0”), 这 cclk 管脚
是 一个 输入 和 这 ads7870 使用 一个 应用 外部 时钟
为 这 转换 处理. 当 osc 使能 = “1”, 这
ads7870 使用 一个 内部的 2.5mhz 振荡器 作 这 变换器-
sion 时钟. 这个 时钟 信号 呈现 作 一个 输出 在 这
cclk 管脚.
这 ads7870 能 是 编写程序 至 分隔 这 cclk
在之前 它 是 应用 至 这 一个/d 转换器 和 pga. 这个
准许 一个 高等级的 频率 系统 时钟, 此类 作 这 sclk,
至 是 使用 synchronously 至 控制 这 一个/d 转换器
运作. 这 频率 分隔 常量 是 控制 用
2 位 (cdf1 和 cdf0) 在 这 模数转换器 控制 寄存器.
分隔 factors (df) 的 1, 2, 4, 和 8 是 available. 这
信号 那 是 的确 应用 至 这 pga 和 一个/d 是 dclk,
在哪里 dclk = cclk/df.
这 cclk 管脚 能 是 制造 也 一个 输入 或者 一个 输出 和
是 便利的 在 situations 在哪里 一些 ads7870s 是 使用
在 这 一样 应用. 一个 ads7870 能 是 制造 这
转换 时钟 主控 (cclk 制造 一个 输出) 和 所有 这
其它 ads7870s 能 是 slaved 至 它 (它们的 管脚 制造 输入).
这个 能 可能地 减少 一个/d 转换 errors 造成 用
时钟 和 其它 系统 噪音.
这 ads7870 有 两个都 最大 和 最小 dclk
频率 constraints (dclk = cclk/df). 这 最大
dclk 是 2.5mhz. 这 最小 dclk 频率 应用
至 这 pga, 涉及 和 一个/d 是 100khz.
电压 涉及 和 缓存区 放大器
这 内部 发生 v
REF
的 这 ads7870 是 为基础 在
一个 带宽-间隙 电压 涉及. 这 ads7870 使用 一个 唯一的
(专利权 pending) 切换 电容 implementation 的 这
带宽-间隙 涉及. 这 电路 有 curvature 纠正 为
V
REF
逐渐变化. 这 涉及 将 是 软件 配置 为
输出 电压 的 1.15v, 2.048v 或者 2.5v.
这 放大器 inside 这 涉及 电路 有 非常 限制
输出 电流 能力. 一个 独立的 缓存区 放大器 必须
是 使用 至 供应 任何 加载 电流. 这 内部的 缓存区
放大器 能 供应 典型地 向上 至 20ma 和 下沉 向上 至
20
µ
一个. 这 温度 补偿 的 这 onboard 谈及-
ence 是 调整 和 这 涉及 缓存区 在 这 电路.
效能 是 指定 在 这个 配置.
可编程序的 增益 放大器
这 可编程序的 增益 放大器 (pga) 提供 增益 的
1, 2, 4, 5, 8, 10, 16, 和 20v/v. 这 pga 是 一个 单独的 supply,
栏杆-至-栏杆 输入, 自动-zeroed, 电容 为基础 instrumenta-
tion 放大器. pga 增益 是 设置 用 位 g2 通过 g0 的
寄存器 4.
寄存器 2 是 一个 读 仅有的 寄存器 那 是 使用 至 report 任何 输出
的 范围 情况 在 这 pga 输入 或者 输出 在 这
转变 循环. 这 logical “or” 的 这些 信号 是 有
作 这 least 重大的 位 的 这 一个/d 输出 寄存器 0.
测试 位 d0 的 这 一个/d 输出 寄存器 将 表明 输出 的
范围 情况 作 描述 在 这 部分 这个 详细信息 这
寄存器 内容.
一个/d 转换器
这 12-位 一个/d 转换器 在 这 ads7870 是 一个 successive
approximation 类型. 这 输出 的 这 转换器 是 2’s
complement format 和 能 是 读 通过 这 串行
接口 msb 第一 或者 lsb 第一. 一个 plot 的 输出 代号 vs
输入 电压 是 显示 在 图示 2. 和 这 输入 multi-
plexer 配置 为 差别的 输入 这 一个/d 输出 代号
范围 从 –2048 为 v
在
= –v
REF
/g 至 2047 为 v
在
=
(+v
REF
–1V
LSB
)/g. 和 这 输入 多路调制器 配置
为 单独的-结束 输入 这 一个/d 输出 代号 范围 从
0 至 2047 为 v
在
= 0 至 (+v
REF
– 1v
LSB
)/g.
转换 循环
一个 转换 循环 需要 48 dclk 循环 (dclk =
cclk/df). 这些 信号 是 描述 在 这 转换
时钟 部分 那 跟随.
运作 的 这 pga 需要 36 dclk 循环. 在 这
pga portion, 这 一般 模式 电压 的 这 输入 源
: 点此下载
