AD53500
–6–
rev. 0
18
15
13*
12
10*
11
20
19 17 1 2
3
4
5
6
7
V
输出
T
H
V
H
数据
INH
THERM
C2
0.1
F
V
H
V
L
C1
0.1
F
C3
0.1
F
16 14 9 8
C17
0.039
F
C16
0.039
F
C20
1000pF
R8
47
J7
一侧 sma
V
输出
50
C19
0.1
F
+V
S
SMA
J4
SMA
J3
98
45
2
3
7
6
–5.2v
C21
0.1
F
C12
0.01
F
R6
50
50
J1
SMA
数据
R4
50
R3
50
–2V
C14
0.1
F
U1
MC10EL16
SMA
J5
SMA
J6
98
45
2
3
7
6
–5.2v
C22
0.1
F
C13
0.01
F
R5
50
50
J2
SMA
INH
R1
50
R2
50
–2V
C15
0.1
F
U2
MC10EL16
50
50
50
50
U3
AD53500
–V
S
V
L
IL+
IL–
注释:
1. 50
末端 至 是 作 关闭 至 接受者 作 可能.
(终止 的 查出 marked 用 *). 通过 sma connects 在
mc10el16 输出 和 dut.
2. 非 vias 允许 在 v
输出
线条.
3. sma 在 v
输出
至 是 挂载 在 它的 一侧 为 最好的 阻抗
相一致.
4. 一个 维度 的 板 至 是 4 1/2 英寸.
5. dut 包装 是 至 是 集中 在 板.
6. 所有 电阻器 和 nonelectrolytic caps 是 0805-大小
表面 挂载.
7. 看 数据 为 hidden 电源 和 地面 管脚 在 逻辑 门.
8. 所有 100nf 绕过 电容 至 是 located 关闭 至 包装.
9. pcb 是 至 是 四-layer 和 电源 地 ( ) 和 –2v 作 inner
平面.
V
CC
地
C9
0.1
F
C10
0.1
F
C11
0.1
F
–5.2v
V
EE
1
9
2
10
3
11
4
12
5
13
6
14
7
15
8
P1
DB15
JP1
TP
地
1
JP2
TP
+V
S
JP3
TP
–V
S
C4
1
F
C7
1
F
C6
1
F
C5
1
F
C8
0.1
F
V
L
–2V
V
H
–V
S
THERM
–5.2v
+V
S
1
1
图示 3. evaluation 板 图式
: 点此下载
