93lc46/56/66
ds11168l-页8
1997 微芯 技术 公司
3.8 写
这写 操作指南 是 followed 用 8 位 (或者 用 16
位) 的 数据 这个 是 写 在 这 specified
地址.之后 这 last 数据 位 是 放 在 这 di 管脚, cs
必须 是 brought 低 在之前 这 next rising 边缘 的 这
clk 时钟. 这个 下落 边缘 的 cs initiates 这 自-
安排时间 自动-擦掉 和 程序编制 循环.
这 做 管脚 indicates 这 准备好/b
usy 状态 的 这
设备, 如果 cs 是 brought 高 之后 一个 最小 的 250 ns
low (t
CSL
) 和 在之前 这 全部 写 循环 是 完全.
做 在 logical “0” indicates 那 程序编制 是 安静的 在
progress.做 在 logical “1” indicates 那 这 寄存器 在
这 specified 地址 有 被 写 和 这 数据
specified 和 这 设备 是 准备好 为 另一 instruc-
tion.
这写 循环 takes 4 ms 每 文字 (典型).
3.9 写 所有 (wral)
这Write 所有 (wral) 操作指南 将 写 这 全部
memory 排列 和 这 数据 specified 在 这 command.
这 wral 循环 是 完全地 自-安排时间 和 com-
mences 在 这 下落 边缘 的 这 cs. clocking 的 这
clk 管脚 是 不 需要 之后 这 设备 有 entered
这 自 clocking 模式. 这 wral command 做
包含 一个 自动 eral 循环 为 这 设备. 那里-
fore, 这 wral 操作指南 做 不 需要 一个 eral
instruction, 但是 这 碎片 必须 是 在 这 ewen 状态.
这wral 操作指南 是 有保证的 在 v
CC
= +4.5v 至
+6.0v.
这 做 管脚 indicates 这 准备好/b
usy 状态 的 这
de恶行 如果 cs 是 brought 高 之后 一个 最小 的 250 ns
low (t
CSL
).
这wral 循环 takes 30 ms 最大 (16 ms 典型).
图示 3-7: 写 定时
图示 3-8: wral 定时
CLK
CS
T
CSL
01
DI
• • •
BUSY
D0•A1 A0
• • •
Dx
准备好
T
WC
做
触发-状态
n
备用物品
触发_状态
CLK
CS
T
CSL
01
DI
• • •
BUSY
D0X0 X • • •dx
准备好
T
WL
做
0 1
触发-状态
触发-状态
备用物品
保证 在 vcc = +4.5v 至 +6.0v.
: 点此下载
