© 2003 xilinx, 公司 所有 权利 保留. 所有 xilinx 商标, 注册 商标, patents, 和 免责声明 是 作 列表 一个t
http://www.xilinx.com/legal.htm
.
所有 其它 商标 和 注册 商标 是 这 所有物 的 它们的 各自的 所有权人. 所有 规格 是 主题 至 change 没有 注意.
ds083-2 (v3.0) 12月 10, 2003
www.xilinx.com
1
产品 规格
1-800-255-7778
virtex-ii pro 排列 函数的 描述
这个 单元 describes 这 下列的 virtex-ii pro 函数的
组件, 作 显示 在图示 1:
• embedded rocketio™ multi-gigabit transceiver
(mgt)
• 处理器 块 和 embedded ibm
®
powerpc™ 405
risc cpu 核心 (ppc405) 和 integration 电路系统.
• fpga fabric 为基础 在 virtex-ii architecture.
为 一个 描述 的 ppc405 embedded 核心 程序编制
模型 和 内部的 核心 行动, 谈及 至 这
PowerPC
处理器 涉及 手册
和 这
powerpc 405 pro-
cessor 块 涉及 手册
. 为 详细地 rocketio
transceiver 数字的/ 相似物 设计 仔细考虑, 谈及 至
rocketio transceiver 用户 手册
. 为 一个 详细地 descrip-
tion 的 这 fpga fabric (clb, iob, dcm, 等.), 谈及 至 这
virtex-ii pro platform fpga 用户 手册
.
所有 的 这 documents 在之上, 作 好 作 一个 完全 listing
和 描述 的 xilinx-开发 智力的 所有物
cores 为 virtex-ii pro, 是 有 在 这 xilinx 网站 在
www.xilinx.com/virtex2pro
.
virtex-ii pro 对照的 至 virtex-ii 设备
virtex-ii pro 设备 是 建造 在 这 virtex-ii fpga archi-
tecture. 大多数 fpga 特性 是 完全同样的 至 virtex-ii
设备. differences 是 描述 在下:
• 这 virtex-ii pro fpga 家族 是 这 第一 至 包含
embedded ppc405 cores 和 rocketio mgts.
•V
CCAUX
, 这 auxiliary 供应 电压, 是 2.5v instead 的
3.3v 作 为 virtex-ii 设备. 先进的 处理 在
0.13
µ
m 有 resulted 在 一个 小 消逝, faster 速,
和 更小的 电源 消耗量.
• virtex-ii pro 设备 是 neither bitstream-兼容 也不
管脚-兼容 和 virtex-ii 设备. 不管怎样, virtex-ii
设计 能 是 compiled 在 virtex-ii pro 设备.
• sstl3, agp-2x/agp, lvpecl_33, lvds_33, 和
lvdsext_33 standards 是 不 supported.
• 这 打开-流 输出 管脚 tdo 做 不 有 一个
内部的 拉-向上 电阻.
函数的 描述: rocketio
multi-gigabit transceiver (mgt)
这个 部分 summarizes 这 特性 的 这 rocketio
multi-gigabit transceiver. 为 一个 在-depth discussion 的 这
rocketio mgt, 包含 数字的 和 相似物 设计 consid-
erations, 谈及 至 这
rocketio transceiver 用户 手册
.
Overview
这 embedded rocketio multi-gigabit transceiver 是 为基础
在 mindspeed’s skyrail™ 技术. 向上 至 twenty-四
transceivers 是 有. 这 transceiver 是 设计 至
运作 在 任何 波特 比率 在 这 范围 的 622 mb/s 至
3.125 gb/s 每 频道. 这个 包含 明确的 波特 比率
使用 用 各种各样的 standards 作 列表 在表格 1.
0
50
virtex-ii pro™ platform fpgas:
函数的 描述
ds083-2 (v3.0) 12月 10, 2003
00
产品 规格
R
图示 1:
virtex-ii Pro
generic architecture overview
CLB
multipliers 和
块 selectram
处理器 块
Configurable
逻辑
selectio™-过激
ds083-1_01_010802
DCM
RocketIO™
multi-gigabit transceiver
CLB
CLB
CLB
表格 1:
protocols supported 用 rocketio
Transceiver
协议
途径
(lanes)
i/o 波特 比率
(gb/s)
涉及 时钟
比率 (mhz)
fibre 频道 1
1.06 53
2.12 106
3.1875
(1)
159.375
gigabit ethernet 1 1.25 62.5
10gbit ethernet 4 3.125 156.25
Infiniband 1, 4, 12 2.5 125