4 altera 公司
最大值 3000a 可编程序的 逻辑 设备 家族 数据 薄板
最大值 3000a 设备 包含 32 至 512 macrocells, 联合的 在 groups
的 16 macrocells called 逻辑 排列 blocks (labs). 各自 macrocell 有 一个
programmable–
和
/fixed–
或者
排列 和 一个 configurable 寄存器 和
independently 可编程序的 时钟, 时钟 使能, clear, 和 preset
功能. 至 build complex 逻辑 功能, 各自 macrocell 能 是
supplemented 和 shareable expander 和 high–speed 并行的
expander 产品 条款 至 提供 向上 至 32 产品 条款 每 macrocell.
最大值 3000a 设备 提供 可编程序的 速/电源 optimization.
speed–critical portions 的 一个 设计 能 run 在 高 速/全部 电源,
当 这 remaining portions run 在 减少 速/低 电源. 这个
速/电源 optimization 特性 使能 这 设计者 至 配置 一个
或者 更多 macrocells 至 运作 在 50
%
或者 更小的 电源 当 adding 仅有的 一个
名义上的 定时 延迟. 最大值 3000a 设备 也 提供 一个 选项 那
减少 这 回转 比率 的 这 输出 缓存区, 降低 噪音 过往旅客
当 non–speed–critical 信号 是 切换. 这 输出 驱动器 的 所有
最大值 3000a 设备 能 是 设置 为 2.5 v 或者 3.3 v, 和 所有 输入 管脚 是
2.5–v, 3.3–v, 和 5.0-v tolerant, 准许 最大值 3000a 设备 至 是 使用
在 mixed–voltage 系统.
最大值 3000a 设备 是 supported 用 altera 开发 系统,
这个 是 整体的 包装 那 提供 图式, text—including
vhdl, verilog hdl, 和 这 altera 硬件 描述 language
(ahdl)—and 波形 设计 entry, compilation 和 逻辑 综合,
simulation 和 定时 分析, 和 设备 程序编制. 这 软件
提供 edif 2 0 0 和 3 0 0, lpm, vhdl, verilog hdl, 和 其它
接口 为 额外的 设计 entry 和 simulation 支持 从 其它
industry–standard pc– 和 unix–workstation–based eda tools. 这
软件 runs 在 windows–based pcs, 作 好 作 sun sparcstation, 和
hp 9000 序列 700/800 workstations.
f
为 更多 信息 在 开发 tools, 看 这
MAX+PLUS II
可编程序的 逻辑 开发 系统 &放大; 软件 数据 薄板
和 这
quartus 可编程序的 逻辑 开发 系统 &放大; 软件 数据 薄板
.
函数的
描述
这 最大值 3000a architecture 包含 这 下列的 elements:
■
逻辑 排列 blocks (labs)
■
Macrocells
■
expander 产品 条款 (shareable 和 并行的)
■
可编程序的 interconnect 排列 (pia)
■
i/o 控制 blocks
这 最大值 3000a architecture 包含 四 专心致志的 输入 那 能 是
使用 作 general–purpose 输入 或者 作 high–speed, global 控制 信号
(时钟, clear, 和 二 输出 使能 信号) 为 各自 macrocell 和 i/o
管脚.图示 1显示 这 architecture 的 最大值 3000a 设备.
: 点此下载
