初步的
cy28346-2
文档 #: 38-07509 rev. *b 页 8 的 20
pd# deassertion
这 电源-向上 latency 在 pd# rising 至 一个 有效的 逻辑 ‘1’
水平的 和 这 开始 的 所有 clocks 是 较少 比 3.0 ms.
pci 33mhz
PWRDWN#
cput 133mhz
cpuc 133mhz
ref 14.318mhz
usb 48mhz
sdram 133mhz
ddrt 133mhz
ddrc 133mhz
agp 66mhz
图示 2. 电源-向下 assertion 定时 waveforms—unbuffered 模式
cpu 133mhz
3V66
cpu# 133mhz
ref 14.318mhz
usb 48mhz
pcif / apic
33MHz
66In
66Buff
PWRDWN#
66buff1 / gmch
400us 最大值<1.8ms
pci 33mhz
30us 最小值
图示 3. 电源-向下 deassertion 定时 波形
表格 5. pd# 符合实际
PD# DRCG 66clk (0:2) pcif/pci PCI usb/点
1 66M 66Input 66Input/2 66input/2 48M
0 低 低 低 低 低