ADV7391_集成电路资料查询网

 adv7390/adv7391/adv7392/adv7393
rev. 0 | 页 11 的 96
控制
输出
pixel 端口
*luma/chroma 时钟 relationship 能 是 inverted 使用 subaddress 0x01, 位 1 和 2.
Y1Cr0Y0Cb0XY00003FF
CLKIN*
t
9
t
10
t
12
t
11
t
12
t
11
t
14
t
13
06234-007
图示 7. ed/hd-ddr 输入, 8-/10-位 4:2:2 ycrcb (eav/sav), 输入 模式 010
CLKIN
控制
输出
Y1Cr0Y0Cb0 Cr2
Y2
Cb2
t
9
t
10
t
12
t
11
t
13
t
14
pixel 端口
HSYNC
VSYNC
控制
输入
06234-008
图示 8. ed (在 54 mhz) 输入, 8-/10-bit 4:2:2 ycrcb (
HSYNC
/
VSYNC
), 输入 模式 111
CLKIN
控制
输出
3FF 00 00 XY Cb0 Y0 Cr0 Y1
pixel 端口
t
11
t
12
t
10
t
9
t
14
t
13
06234-009
图示 9. ed (在 54 mhz) 输入, 8-/10-bit 4:2:2 ycrcb (eav/sav), 输入 模式 111

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

adv7390/adv7391/adv7392/adv7393 rev. 0 \| 页 11 的 96 控制输出 pixel 端口 luma/chroma 时钟 relationship 能是 inverted 使用 subaddress 0x01, 位 1 和 2. Y1Cr0Y0Cb0XY00003FF CLKIN t 9 t 10 t 12 t 11 t 12 t 11 t 14 t 13 06234-007 图示 7. ed/hd-ddr 输入, 8-/10-位 4:2:2 ycrcb (eav/sav), 输入模式 010 CLKIN 控制输出 Y1Cr0Y0Cb0 Cr2 Y2 Cb2 t 9 t 10 t 12 t 11 t 13 t 14 pixel 端口 HSYNC VSYNC 控制输入 06234-008 图示 8. ed (在 54 mhz) 输入, 8-/10-bit 4:2:2 ycrcb ( HSYNC / VSYNC ), 输入模式 111 CLKIN 控制输出 3FF 00 00 XY Cb0 Y0 Cr0 Y1 pixel 端口 t 11 t 12 t 10 t 9 t 14 t 13 06234-009 图示 9. ed (在 54 mhz) 输入, 8-/10-bit 4:2:2 ycrcb (eav/sav), 输入模式 111

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com