AD1671
rev. b
–11–
表格 iii. 输出 数据 format
输入 相似物 数字的
范围 编码 输入
l
输出 OTR
2
0 v 至 +2.5 v 笔直地 二进制的
≤
–0.0003 v 0000 0000 0000 1
0 v 0000 0000 0000 0
+2.5 v 1111 1111 1111 0
≥
+2.5003 v 1111 1111 1111 1
0 v 至 +5 v 笔直地 二进制的
≤
–0.0006 v 0000 0000 0000 1
0 v 0000 0000 0000 0
+5 v 1111 1111 1111 0
≥
+5.0006 v 1111 1111 1111 1
–2.5 v 至 +2.5 v 补偿 二进制的
≤
–2.5006 v 0000 0000 0000 1
–2.5 v 0000 0000 0000 0
+2.5 v 1111 1111 1111 0
≥
+2.4994 v 1111 1111 1111 1
–5 v 至 +5 v 补偿 二进制的
≤
–5.0012 v 0000 0000 0000 1
–5 v 0000 0000 0000 0
+5 v 1111 1111 1111 0
≥
+4.9988 v 1111 1111 1111 1
–2.5 v 至 +2.5 v twos complement
≤
–2.5006 v 1000 0000 0000 1
(使用
MSB
) –2.5 v 1000 0000 0000 0
+2.5 v 0111 1111 1111 0
≥
+2.4994 v 0111 1111 1111 1
–5 v 至 +5 v twos complement
≤
–5.0012 v 1000 0000 0000 1
(使用
MSB
) –5 v 1000 0000 0000 0
+5 v 0111 1111 1111 0
≥
+4.9988 v 0111 1111 1111 1
注释
1
电压 列表 是 和 补偿 和 增益 errors 调整 至 零.
2
典型 效能.
输出 数据 format
这 ad1671 提供 两个都 msb 和
MSB
输出, 传送
数据 在 积极的 真实 笔直地 二进制的 为 单极的 输入 范围
和 积极的 真实 补偿 二进制的 或者 twos complement 为 双极
输入 范围. 笔直地 二进制的 编码 是 使用 为 系统 那 交流-
cept 积极的-仅有的 信号. 如果 笔直地 二进制的 编码 是 使用 和
双极 输入 信号, 一个 0 v 输入 将 结果 在 一个 二进制的 输出
的 2048. 这 应用 软件 将 有 至 减去 2048
至 决定 这 真实 输入 电压. host 寄存器 典型地 每-
表格 math 在 signed integers 和 假设 数据 是 在 那 format.
twos complement format 降低 软件 overhead 这个 是
特别 重要的 在 高 速 数据 transfers, 此类 作 一个
dma 运作. 这 cpu 是 不 bogged 向下 performing 数据
转换 步伐,hence 这 总的 系统 throughput 是 增加.
optional 外部 涉及
这 ad1671 包含 一个 onboard +2.5 v 涉及. 这 谈及-
ence 输入 管脚 (ref 在) 能 是 连接 至 涉及 输出
管脚 (ref 输出) 或者 一个 标准 外部 +2.5 v 涉及 能 是
选择 至 满足 明确的 系统 (所需的)东西. 快 切换 在-
放 依赖 电流 是 modulated 在 这 涉及 输入.
这 涉及 输入 电压 能 是 使保持 和 这 使用 的 一个 capaci-
tor. 至 阻止 这 ad1671’s onboard 涉及 从 oscil-
lating 当 不 连接 至 ref 在, ref 输出 必须 是
连接 至 +5 v. 它 是 可能 至 连接 ref 输出 至 +5 v
预定的 至 它的 输出 电路 implementation 这个 shuts 向下 这
涉及.
I
逻辑
vs. 转换 比率
图示 15 是 这 典型 逻辑 供应 电流 vs. 转换 比率
为 各种各样的 电容 负载 在 这 数字的 输出.
6.5
6.0
5.5
5.0
4.5
4.0
3.5
3.0
2.5
2.0
1.5
1.0
0.5
1M
转换 比率 – hz
毫安
1k
10k 100k
cl = 50pf
cl = 30pf
cl = 0pf
图示 15. I
逻辑
vs. 转换 比率 为 各种各样的
电容的 负载 在 这 数字的 输出
: 点此下载
