AD2S90
rev. d
–7–
velocity 输出
这 相似物 velocity 输出 vel 是 scaled 至 生产 150 rps/v
直流
±
15%. 这 sense 是 积极的 v 直流 为 增加 angular
旋转. vel 能 驱动 一个 最大 加载 结合体 的
10 k
Ω
和 30 pf. 这 内部的 velocity 范围调整 是 fixed.
位置 控制
这 rotor movement 的 直流 或者 交流 发动机 使用 为 伺服 控制 是
监控 在 所有 时间. 反馈 transducers 使用 为 这个 pur-
pose 发现 也 相关的 位置 在 这 情况 的 一个 incremental
encoder 或者 绝对 位置 和 velocity 使用 一个 resolver. 一个
incremental encoder 仅有的 measures 改变 在 位置 不
真实的 位置.
关闭 循环 控制 系统
这 primary 要求 为 一个 改变 在 位置 必须 引领 在
账户 这 巨大 的 那 改变 和 这 有关联的 accel-
限定 和 velocity 特性 的 这 伺服 系统. 这个 是
需要 至 避免 “hunting” 预定的 至 在- 或者 underdamping 的
这 控制 运用.
一个 位置 循环 needs 两个都 真实的 和 要求 位置 infor-
mation. algorithms consisting 的 均衡的, integral 和
derivative 控制 (pid) 将 是 执行 至 控制 这
velocity profile.
一个 simplified 位置 循环 是 显示 在 图示 8.
位置
要求
位置 控制
re-
SOLVER
真实的
位置
伺服
发动机
AD2S90
伺服
放大
图示 8. 位置 循环
运动 控制 处理
先进的 vlsi 设计 意思 那 硅 系统 blocks 是 now
有 至 达到 高 效能 运动 控制 在 伺服
系统.
一个 数字的 位置 控制 系统 使用 这 ad2s90 是 显示 在
图示 9. 在 这个 系统 这 task 的 determining 这 acceleration
和 velocity 特性 是 fulfilled 用 程序编制 一个 trap-
ezoidal velocity profile 通过 这 i/o 端口.
作 能 是 seen 从 图示 9 encoder 位置 反馈 infor-
mation 是 使用. 这个 是 一个 popular format 和 一个 这个 这
ad2s90 emulates 因此 facilitating 这 替换 的 encod-
ers 和 一个 ad2s90 和 一个 resolver. 不管怎样, 主要的 益处
能 是 认识到 用 adopting 这 resolver principle 作 opposed 至
这 incremental 技巧.
incremental 反馈 为基础 系统 正常情况下 carry 输出 一个 peri-
odic 审查 在 这 位置 demanded 用 这 控制
和 这 increment 位置 计数. 这个 需要 软件 和
硬件 comparisons 和 电池 backup 在 这 情况 的 电源
失败. 如果 那里 是 一个 供应 失败 和 这 驱动 系统 moves,
除非 所有 部分 的 这 系统 是 backed 向上, 一个 重置 至 一个 知道
datum 要点 needs 至 引领 放置. 这个 能 是 极其 hazard-
ous 在 许多 产品. 这 ad2s90 gets round 这个 问题
用 供应 一个 绝对 位置 串行 数据 stream 在之上 re-
quest, 因此 removing 这 需要 至 重置 至 一个 知道 datum.
incremental 位置
+
–
RESOLVER
OPTIONAL
VELOCITY
反馈
host i/o
端口
至 host 处理器
绝对
位置
HOST
接口
command 位置
sequencer (32-位)
位置
反馈
处理器
(32-位)
在
, 一个, b
AD2S90
直流
发动机
DAC
端口
数字的
PID
过滤
(16-位)
8 – 12
DAC
电源
放大
图示 9. 实际的 implementation 的 这 ad2s90
dsp 接合
这 ad2s90 串行 输出 是 ideally suited 为 接合 至
dsp 配置 微处理器. 计算数量 10 至 13 illustrate
如何 至 配置 这 ad2s90 为 串行 接合 至 这 dsp.
adsp-2105 接合
图示 10 显示 这 ad2s90 连接 至 一个 adsp-2105. 这
在-碎片 串行 端口 的 这 adsp-2105 是 使用 在 alternate fram-
ing receive 模式 和 内部的 framing (内部 inverted) 和
内部的 串行 时钟 一代 (externally inverted) 选项
选择. 在 这个 模式 这 adsp-2105 提供 一个
CS
和 一个
串行 时钟 至 这 ad2s90. 这 串行 时钟 是 inverted 至 前-
vent 定时 errors 作 一个 结果 的 两个都 这 ad2s90 和 adsp-
2105 时钟 数据 在 这 负的 边缘 的 sclk. 这 第一 数据
位 是 void; 12 位 的 重大的 数据 然后 follow 在 各自 con-
secutive 负的 边缘 的 这 时钟. 数据 是 clocked 从 这
ad2s90 在 这 数据 receive 寄存器 的 这 adsp-2105. 这个
是 内部 设置 至 13 位 (12 位 和 一个 “dummy” 位) 当
13 位 是 received. 这 串行 端口 automatically 发生 一个
内部的 处理器 中断. 这个 准许 这 adsp-2105 至 读
12 重大的 位 在 once 和 continue 处理.
这 adsp-2101, adsp-2102, adsp-2111 和 21msp50 能
所有 接口 至 这 ad2s90 和 类似的 接口 电路系统.
SCLK
RFS
DR
SCLK
CS
数据
adsp-2105
AD2S90
便条:
额外的 管脚 omitted 为 clarity
图示 10. adsp-2105/ad2s90 串行 接口
: 点此下载
