AD7242/ad7244
rev. 一个
–9–
微处理器 接合
微处理器 接合 至 这 ad7242/ad7244 是 通过 一个
串行 总线 那 使用 标准 协议 兼容 和 dsp
processors 和 微控制器. 这 交流 接口
组成 的 一个 独立的 transmit 部分 为 各自 的 这 dacs.
各自 部分 有 一个 时钟 信号, 一个 数据 信号 和 一个 框架 或者
strobe 脉冲波.
计算数量 7 通过 11 显示 这 ad7242/ad7244 配置
为 接合 至 一个 号码 的 popular dsp processors 和
微控制器.
ad7242/ad7244 至 adsp-2101/adsp-2102 接口
图示 7 显示 一个 串行 接口 在 这 ad7242/ad7244
和 这 adsp-2101/adsp-2102 dsp 处理器. 这 adsp-
2101/adsp-2102 有 二串行 端口 和, 在 这 接口
显示, 两个都 串行 端口 是 使用, 一个 为 各自 dac. 两个都 串行
端口 做 不 有 至 是 使用; 在 这 情况 在哪里 仅有的 一个 串行
端口 是 使用, 一个 extra 线条 (daca/
DACB
作 显示 在 这 其它
串行 接口) 将 有 至 decode 这 一个
TFS
线条 至
提供
TFSA
和
TFSB
线条 为 这 ad7242/ad7244.
图示 7. ad7242/ad7244 至 adsp-2101/adsp-2102
接口
这 三 串行 线条 的 这 第一 串行 端口, sport1, 的 这
adsp-2101/adsp-2102 连接 直接地 至 这 三 串行
输入 线条 的 daca 的 这 ad7242/ad7244. 这 三 串行
线条 的 sport2 连接 直接地 至 这 三 串行 线条 在 这
dacb 串行 输入 端口. 数据 从 这 adsp-2101/adsp-2102 是
有效的 在 这 下落 边缘 的 sclk. 一个 一般 ldac 信号 是
使用 至 驱动 这
LDACA
和
LDACB
输入. 这个 是 显示 至
是 发生 从 一个 计时器 或者 时钟 恢复 电路 但是 另一
控制 或者 地址 线条 的 这 adsp-2101/adsp-2102 可以 是
使用 至驱动 这些 输入. alternatively, 这
LDACA
和
LDACB
输入 的 这 ad7242/ad7244 可以 是 hardwired
低; 在 这个 情况 这 更新 的 这 dac latches 和 相似物
输出 takes 放置 在 这 16th 下落 边缘 的 sclk (之后 这
各自的
TFS
信号 变得 低).
ad7242/ad7244 至 dsp56000 接口
一个 串行 接口 在 这 ad7242/ad7244 和 这
dsp56000 是 显示 在 图示 8. 这 dsp56000 是 配置
为 正常的 模式, 异步的 运作 和 gated 时钟. 它 是
也 设置 向上 为 一个 16-位 文字 和 sck 和 sc2 作 输出 和
这 fsl 控制 位 设置 至 一个 0. sck 是 内部 发生 在
这 dsp56000 和 应用 至 两个都 这 tclka 和 tclkb
输入 的 这 ad7242/ad7244. 数据 从 这 dsp56000 是
有效的 在 这 下落 边缘 的 sck. 这 串行 数据 线条, 标准
驱动 这 dta 和 dtb 串行 输入 数据 线条 的 这
ad7242/ad7244.
这 sc2 输出 提供 这 framing 脉冲波 为 有效的 数据. 这个
是 一个 起作用的 高 输出 和 是 gated 和 一个 daca/
DACB
控制 线条 在之前 正在 应用 至 这
TFSA
和
TFSB
输入
的 这 ad7242/ad7244. 这 daca/
DACB
线条 确定
这个 dac 串行 数据 是 至 是 transferred 至, i.e., 这个
TFS
线条 是 起作用的 当 sc2 是 起作用的.
作 在 这 previous 接口, 一个 一般
LDAC
输入 是 显示
驱动 这
LDACA
和
LDACB
输入 的 这 ad7242/ad7244.
once 又一次, 这些
LDAC
输入 可以 是 hardwired 低, 在
这个 情况 v
OUTA
或者 v
OUTB
将 是 updated 在 这 sixteenth
下落 边缘 的 sck 之后 这
TFSA
或者
TFSB
输入 变得 低.
图示 8. ad7242/ad7244 至 dsp56000 接口
: 点此下载
