首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:124630
 
资料名称:ADS1222IPWT
 
文件大小: 240.3K
   
说明
 
介绍:
24 BIT ANALOG TO DIGITAL CONVERTER WITH 2-CHANNEL DIFFERENTIAL INPUT MULTIPLEXER
 
 


: 点此下载
  浏览型号ADS1222IPWT的Datasheet PDF文件第7页
7
浏览型号ADS1222IPWT的Datasheet PDF文件第8页
8
浏览型号ADS1222IPWT的Datasheet PDF文件第9页
9
浏览型号ADS1222IPWT的Datasheet PDF文件第10页
10

11
浏览型号ADS1222IPWT的Datasheet PDF文件第12页
12
浏览型号ADS1222IPWT的Datasheet PDF文件第13页
13
浏览型号ADS1222IPWT的Datasheet PDF文件第14页
14
浏览型号ADS1222IPWT的Datasheet PDF文件第15页
15
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个

SBAS314A− april 2004 − 修订 九月 2004
www.德州仪器.com
11
这 缓存区 将 限制 这 容许的 电压 范围 在
vrefp 和 vrefn 在 自 或者 自 增益 校准
作 这 涉及 管脚 必须 仍然是 在里面 这 指定
输入范围 的 这 buffer 在 顺序 至 establish 恰当的 增益
校准.
为 最好的 效能, v
REF
应当 是 vdd/2, 但是 它 能
是 raised 作高 作 vdd. 当 v
REF
超过 vdd/2,
它 是 不 可能 至 reach 这 全部-规模 数字的 输出
相应的 至
±
2V
REF
, 自从 这个 需要 这
相似物 输入 至 超过 这 电源 供应. 为
例子, 如果 v
REF
= vdd = 5v, 这 积极的 全部-规模
信号 是 10v. 这 最大 积极的 输入 信号 那
能 是 有提供的 在之前 这 静电释放 二极管 转变 在 是 当
ainp = 5.1v 和 ainn = –0.1v, 结果 在 v
= 5.2v.
因此, 它 是 不 可能 至 reach 这 积极的 (或者
负的) 全部-规模 readings 在 这个 配置. 这
数字的 输出 代号 是 限制 至 大概 一个
half 的 这 全部 范围. 为 最好的 效能, 绕过
这 电压 涉及 输入 和 一个 0.1
µ
f 电容
在 vrefp 和 vrefn. 放置 这 电容 作
关闭 作 可能 至 这 管脚.
时钟 输入 (clk)
这个 数字的 输入 供应 这 系统 时钟 至 这
ads1222. 这 clk 频率 能 是 增加 至
速 向上这 数据 比率. clk 必须 是 left 运动 在
正常的 运作. 它 将 是 转变 止 在 备用物品
模式 至 保存 电源, 但是 这个 是 不 必需的. 这 clk
输入将 是 驱动 和 5v 逻辑, regardless 的 这 vdd
电压.
降低这 越过 和 undershoot 在clk 为 这
最好的相似物 效能. 一个 小 电阻 在 序列 和
clk (10
至 100
) 能 常常 帮助. clk 能 是
发生 从 一个 号码 的 来源 包含
standalone 结晶 oscillators 和 微控制器.
数据 准备好/数据 输出 (drdy/dout)
这个 数字的 输出 管脚 serves 二 目的. 第一, 它
indicates 当 新 数据 是 准备好 用 going 低.
afterwards, 在 这 第一 rising 边缘 的 sclk, 这
DRDY/dout 管脚 改变 函数 和 begins 至
输出 这 转换 数据, 大多数 重大的 位 (msb)
第一. 数据 是 shifted 输出 在 各自 subsequent sclk
rising边缘. 之后 所有 24 位 有 被 retrieved, 这 管脚
能 是 强迫 高 和 一个 额外的 sclk. 它 将 然后
停留 高 直到 新 数据 是 准备好. 这个 是 有用的 当
polling 在这 状态 的 drdy/dout 至 决定 当
至 begin 数据 retrieval.
串行 时钟 输入 (sclk)
这个 数字的 输入 shifts 串行 数据 输出 和 各自 rising
边缘. 作 和 clk, 这个 输入 将 是 驱动 和 5v
逻辑regardless 的 这 vdd 电压. 那里 是 hysteresis
建造 在 这个 输入, 但是 小心 应当 安静的 是 带去 至
确保 一个 clean 信号. glitches 或者 慢-rising 信号
能 导致 unwanted 额外的 shifting. 为 这个 reason,
它 是 最好的 至 制造 确信 这 上升-和-下降 时间 的 sclk
是 较少 比 50ns.
频率 回馈
这 ads1222 频率 回馈 为 f
CLK
= 2mhz 是
显示 在图示 20. 这 频率 回馈 repeats 在
multiples 的 这 modulator 抽样 频率 的
62.5khz.这 整体的 回馈 是 那 的 一个 低-通过 过滤
和 一个 −3db 截止频率 的 31.5hz. 作 显示, 这
ADS1222做 一个 好的 job attenuating 输出 至 60khz. 为
这 最好的 决议, 限制 这 输入 带宽 至 较少 比
这个 值 至 保持 高等级的 频率 噪音 从 affecting
效能. 常常, 一个 简单的 rc 过滤 在 这 ads1222
相似物 输入 是 所有 那 是 需要.
Frequency (hz)
增益 (db)
0
20
40
60
80
100
31250 625000
图示 20. 频率 回馈
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com