MAX500
下沉, 作 好 作 源 向上 至 5ma. 这个 是 特别
重要的 在 单独的-供应 产品, 在哪里 v
SS
是
连接 至 agnd, 所以 那 这 零 错误 是 保持 在 或者
下面 1/2lsb (v
REF
= +10v). 一个 plot 的 这 输出 下沉
电流 vs. 输出 电压 是 显示 在 这
典型
运行 特性
部分.
数字的 输入
和 接口 逻辑
这 数字的 输入 是 兼容 和 两个都 ttl 和 5v
cmos 逻辑; 不管怎样, 这 电源-供应 电流 (i
DD
)
是 somewhat 依赖 在 这 输入 逻辑 水平的. 供应
电流 是 指定 为 ttl 输入 水平 (worst 情况) 但是
是 减少 (用 关于 150µa) 当 这 逻辑 输入 是
驱动 near dgnd 或者 4v 在之上 dgnd.
做 不 驱动 这 数字的 输入 直接地 从 cmos 逻辑
运动 从 一个 电源 供应 exceeding 5v. 当 driv-
ing scl 通过 一个 opto-isolator, 使用 一个 施密特 触发
至 确保 快 scl 上升 和 下降 时间.
这 max500 准许 这 用户 至 choose 在 一个
3-线 串行 接口 和 一个 2-线 串行 接口.
这 选择 在 这 2-线 和 这 3-线 inter-
面向 是 设置 用 这
加载
信号. 如果 这
加载
是 允许
至 float (它 有 一个 弱 内部的 拉-向上 电阻 至 v
DD
),
这 2-线 接口 是 选择. 如果 这
加载
信号 是
保持 至 一个 ttl-逻辑 高 水平的, 这 3-线 接口
是 选择.
3-线 接口
这 3-线 接口 使用 这 classic 串行 数据 (sda),
串行 时钟 (scl), 和
加载
信号 那 是 使用
在 标准 变换 寄存器. 这 数据 是 clocked 在 在
这 下落 边缘 的 scl 直到 所有 10 位 (8 数据 位 和
2 地址 位) 是 entered 在 这 变换 寄存器.
cmos, 四方形, 串行-接口
8-位 dac
6 _______________________________________________________________________________________
INPUT
(5v/div)
OUTPUT
(20mv/div)
动态 response
(v
SS
= -5v 或者 0v)
2
µ
s/div
LDAC
5v/div
OUTPUT
5v/div
V
SS
V
DD
PMOS
(+)
FROM
INVERTED
DAC
输出
输入
C
C
(-)
NPN
EMITTER
FOLLOWER
拉-向上
V
输出
NMOS
ACTIVE
拉-down
电路
图示 2. 积极的 和 负的 安排好 时间
图示 3. 动态 回馈
图示 4. simplified 输出 缓存区 电路
积极的 步伐
(v
SS
= -5v 或者 0v)
1
µ
s/div
LDAC
5v/div
OUTPUT
100mv/div
负的 步伐
(v
SS
= -5v 或者 0v)
1
µ
s/div
LDAC
5v/div
OUTPUT
100mv/div
: 点此下载
