MAX500
一个 低 水平的 在
加载
线条 initiates 这 转移 的 数据
从 这 变换 寄存器 至 这 addressed 输入 寄存器.
这 数据 能 停留 在 这个 寄存器 直到 所有 四 的 这
输入 寄存器 是 updated. 然后 所有 的 这 dac regis-
ters 能 是 同时发生地 updated 使用 这
LDAC
(加载 dac) 信号. 当
LDAC
是 低, 这 输入 regis-
ter’s 数据 是 承载 在 这 dac 寄存器 (看 图示 5
为 定时 图解). 这个 模式 是 cascadable 用 con-
necting 串行 输出 (sro) 至 这 第二 碎片’s sda
管脚. 这 延迟 的 这 sro 管脚 从 scl 做 不 导致
建制/支撑 时间 violations, 非 matter 如何 许多
max500s 是 倾泻. restrict 这 电压 在
LDAC
和
加载
至 +5.5v 为 一个 逻辑 高.
2-线 接口
这 2-线 接口 使用 sda 和 scl 仅有的.
加载
必须 是 floating 或者 系 至 v
DD
. 各自 数据 框架 (8 数据
位 和 2 地址 位) 是 同步 用 一个 定时
relationship 在 sda 和 scl (看 图示 6 为
这 定时 图解). 两个都 sda 和 scl 应当 正常的-
ly 是 高 当 inactive. 一个 下落 边缘 的 sda (当
scl 是 高) followed 用 一个 下落 边缘 的 scl (当
sda 是 低) 是 这 开始 情况. 这个 总是 负载 一个 0
在 这 第一 位 的 这 变换 寄存器. 这 变换 寄存器 是
扩展 至 11 位 所以 这个 “data” 将 不 影响 这
输入 寄存器 信息. 这 定时 now 跟随 这 3-
线 接口, 除了 这 sda 线条 是 不 允许 至
改变 当 scl 是 高 (这个 阻止 这 max500
从 retriggering 它的 开始 情况). 之后 这 last 数据
位 是 entered, 这 sda 线条 应当 go 低 (当 这
scl 线条 是 低), 然后 这 scl 线条 应当 上升 followed
用 这 sda 线条 rising. 这个 是 定义 作 这 停止 con-
dition, 或者 终止 的 框架.
cascading 这 2-线 接口 能 是 完毕, 但是 这
用户 必须 是 细致的 的 两个都 定时 和 formatting.
定时 必须 引领 在 账户 这 intrinsic 延迟 的 这
sro 管脚 从 这 内部 发生 开始/停止 condi-
tions. 这 t
S2
值 应当 是 增加 用 n 时间 t
D1
(在哪里 n = 号码 的 倾泻 max500s). 这 t
LDS
值 应当 也 是 增加 用 n 时间 t
D1
. 非 其它
定时 参数 需要 至 是 修改. 一个 更多 严重的
concern 是 一个 的 formatting. 一般地, 自从 各自
框架 有 一个 开始/停止 情况, 各自 碎片 那 有
数据 倾泻 通过 它 将 接受 那 数据 作 如果 它
是 它的 自己的 数据. 因此, 至 circumvent 这个 limita-
tion, 这 用户 应当 不 发生 一个 停止 位 直到 所有
dacs 有 被 承载. 为 例子, 如果 那里 是
三 max500s 倾泻 在 这 2-线 模式, 这 数据
转移 应当 begin 和 一个 开始 情况, followed 用
10 数据 位, 一个 零 位, 10 数据 位, 一个 零 位, 10 数据
位, 和 然后 一个 停止 情况. 这个 将 阻止 各自
max500 从 解码 这 middle 数据 为 它自己.
这 数据 是 entered 在 这 变换 寄存器 在 这 下列-
ing 顺序:
a1 a0 d7 d6 d5 d4 d3 d2 d1 d0
(第一) (msb) (last)
在哪里 地址 位 a1 和 a0 选择 这个 dac regis-
ter receives 数据 从 这 内部的 变换 寄存器. 表格 1
lists 这 频道 地址. d7 (msb) 通过 d0 是
这 数据 字节.
自从
LDAC
是 异步的 和 遵守 至 scl, sda,
和
加载
, 小心 必须 是 带去 至 使确信 那 incorrect
数据 是 不 latched 通过 至 这 dac 寄存器. 如果 这
3-线 串行 接口 是 使用,
LDAC
能 是 也 系
低 permanently 或者 系 至
加载
作 长 作 t
LDS
是
总是 maintained. 不管怎样, 如果 这 2-线 接口 是
使用,
LDAC
应当 不 下降 在之前 这 停止 情况 是
内部 发现. (这个 是 这 reason 为 这 t
LDS
延迟 的
LDAC
之后 这 last rising 边缘 的 sda.)
cmos, 四方形, 串行-接口
8-位 dac
8 _______________________________________________________________________________________
A1 A0 选择 输入 寄存器
L L dac 一个 输入 寄存器
L H dac b 输入 寄存器
H L dac c 输入 寄存器
H H dac d 输入 寄存器
SCL SDA 加载 LDAC 函数
F 数据 V
DD
H
闭锁 数据 在
变换 寄存器 (2w)
H 数据 V
DD
H
数据 应当 不 是
changing (2w)
LXV
DD
H
数据 是 允许 至
改变 (2w)
F 数据 M H
闭锁 数据 在
变换 寄存器 (3w)
HXMH
数据 是 允许 至
改变 (3w)
LXMH
数据 是 允许 至
改变 (3w)
HXLH
负载 输入 寄存器
从 变换 寄存器 (3w)
HXLL
dac 寄存器 reflects
数据 使保持 在 它们的 各自的
输入 寄存器
注释:
h = 逻辑 高 2w = 2-线
l = 逻辑 低 3w = 3-线
m = ttl 逻辑 高 f = 下落 边缘
x = don’t 小心
表格 1. dac 寻址
表格 2. 逻辑 输入 真实 表格
: 点此下载
