AMD
10 Am85C30
数据 path
这 transmit 和 receive 数据 path illustrated 在 图示 2
是 完全同样的 为 两个都 途径. 这 接受者 有 三
8-位 缓存区 寄存器 在 一个 先进先出 arrangement, 在 增加
至 这 8-位 receive 变换 寄存器. 这个 scheme creates
额外的 时间 为 这 cpu 至 维护 一个 中断 在 这
beginning 的 一个 块 的 高-速 数据. 新当选的 数据
是 routed 通过 一个 的 一些 paths (数据 或者 crc)
取决于 在 这 选择 模式 (这 character 长度
在 异步的 模式 也 确定 这 数据 path).
这 传输者 有 一个 8-位 transmit 数据 缓存区 寄存器
承载 从 这 内部的 数据 总线 和 一个 20-位 transmit
变换 寄存器 那 能 是 承载 也 从 这 同步-
character 寄存器 或者 从 这 transmit 数据 寄存器.
取决于 在 这 运算的 模式, 优于 数据 是
routed 通过 一个 的 四 主要的 paths 在之前 它们 是
transmitted 从 这 transmit 数据 输出 (txd).
表格 1. 读 和 写 寄存器 功能
写 寄存器 功能
RR0
transmit/receive 缓存区 状态 和 外部
状态
RR1
特定的 receive 情况 状态
(也 10
×
19 位 先进先出 框架 reception 状态 如果
wr15 位 d
2
是 设置)
RR2
修改 中断 vector
(频道 b 仅有的)
unmodified 中断 vector
(频道 一个 仅有的)
RR3
中断 pending 位
(频道 一个 仅有的)
RR6
lsb 字节 计数 (14-位 计数器)
(如果 wr15 位 d
2
设置)
RR7
msb 字节 计数 (14-位 计数器)
和 10
×
19 位 先进先出 状态 (如果 wr15 位 d
2
是 设置)
RR8
receive 缓存区
RR10
miscellaneous xmtr, rcvr 状态
RR12
更小的 字节 的 波特 比率 发生器 时间 常量
RR13
upper 字节 的 波特 比率 发生器 时间 常量
RR15
外部/状态 中断 信息
WR0
command 寄存器, 寄存器 pointers crc
initialize, initialization commands 为 这 各种各样的
模式, 变换 正确的/变换 left command
WR1
中断 情况 和 数据 转移 模式
定义
WR2
中断 vector (accessed 通过 也 频道)
WR3
receive 参数 和 控制
WR4
transmit/receive miscellaneous 参数 和
模式
WR5
transmit 参数 和 控制
WR6
同步 character 或者 sdlc 地址 地方
WR7
同步 character 或者 sdlc 标记
WR7
′
sdlc/hdlc 增强 (如果 位 D
0
的 wr15 是
设置)
WR8
transmit 缓存区
WR9
主控 中断 控制 和 重置 (accessed
通过 也 频道)
WR10
miscellaneous 传输者/接受者 控制 位,
数据 encoding
WR11
时钟 模式 控制, rx 和 tx 时钟 源
WR12
更小的 字节 的 波特 比率 发生器 时间 常量
WR13
upper 字节 的 波特 比率 发生器 时间 常量
WR14
miscellaneous 控制 位, dpll 控制
WR15
外部/状态 中断 控制
读 寄存器 功能 写 寄存器 功能
: 点此下载
