DP83905AVQB_集成电路资料查询网

20 管脚 描述
(持续)
管脚 No 管脚 名字 类型

描述
ISA 总线 接口 管脚
(持续)
123 CHRDY O
频道 READY
这个 信号 是 使用 至 insert wait states 在 系统 accesses
OCH
122 AEN I
DMA ACTIVE
这个 信号 indicates 那 这 system’s DMA 控制 有 控制
的 这 bus
TTL
89–92 INT0–3 O
中断 REQUEST
这 运作 的 这些 4 输出 是 决定 用 这
配置 registers 它们 能 也 是 使用 至 直接地 驱动 这 中断 线条
3SH
或者 使用 作 一个 3-位 代号 和 一个 strobe 至 发生 向上 至 8 interrupts
61 DWID I
数据 WIDTH
这个 输入 specifies whether 这 ATLANTIC 控制 是
接合 至 一个 8- 或者 16-位 ISA bus 当 高 它 是 在 16-位 mode 它 有 一个
MOS
内部的 拉-向下 resistor
93 lSACLK I
ISA CLOCK
时钟 从 ISA bus 这个 信号 是 仅有的 必需的 如果 CHRDY 定时 有
至 是 altered 用 changing 这 CHRDY 位 的 配置 寄存器 B
TTL
网络 接口 管脚
156–153 TXOd
一个
 TXO
b
O
TWISTED 一双 TRANSMIT OUTPUTS
这些 高 驱动 CMOS 水平的 输出
是 resistively 联合的 外部 至 这 碎片 至 生产 一个 差别的 输出 信号
TXO
一个
 TXOd
b
TPI
和 equalization 至 compensate 为 Intersymbol 干扰 (lsi) 在 这 twisted
一双 medium
150 151 RXI
一个
 RXI
b
I
TWISTED 一双 RECEIVE INPUTS
这些 输入 喂养 一个 差别的 放大器
这个 passes 有效的 数据 至 这 ENDEC module
TPI
141 TX
b
O
AUI TRANSMIT OUTPUT
差别的 驱动器 这个 发送 这 encoded 数据 至 这
transceiver 这 输出 是 源 followers 这个 需要 270
X
拉-向下
142 TX
一个
AUI
resistors
145 RX
b
I
AUI RECEIVE INPUT
差别的 receive 输入 一双 从 这 transceiver
146 RX
一个
AUI
147 CD
b
I
AUI COLLISION INPUT
差别的 collision 一双 输入 从 这 transceiver
148 CD
一个
AUI
5 TXLED O
TRANSMIT
一个 打开-流 起作用的 Iow output 它 是 asserted 为 大概
50 ms whenever 这 ATLANTIC 控制 transmits 数据 在 也 AUI 或者 TPI
LED
modes
4 RXLED O
RECEIVE
一个 打开-流 起作用的 低 output 它 是 asserted 为 大概 50 ms
whenever receive 数据 是 发现 在 也 AUI 或者 TPI mode
LED
3 COLED O
COLLISION
一个 打开-流 起作用的 Iow output 它 是 asserted 为 大概 50
ms whenever 这 ATLANTIC 控制 发现 一个 collision 在 也 AUI 或者 TPI
LED
modes
1 GDLNK O
好的 LINK
一个 打开-流 起作用的 低 output 这个 管脚 运作 作 一个 输出 至
显示 link integrity 状态 如果 这个 函数 有 不 被 无能 用 这 GDLNK 位
LED
在 配置 寄存器 B
这个 输出 是 止 如果 这 ATLANTIC 控制 是 在 AUI 模式 或者 如果 link 测试 是
使能 和 这 link integrity 是 bad (ie 这 twisted 一双 link 有 被 broken)
这个 输出 是 在 如果 这 ATLANTIC 控制 是 在 Twisted 一双 接口 (tpi)
mode link integrity checking 是 使能 和 这 link integrity 是 好的 (ie 这
twisted 一双 link 有
不
被 broken) 或者 如果 这 link 测试 是 disabled
2 POLED O
POLARITY
一个 打开-流 起作用的 低 output 这个 信号 是 正常情况下 inactive
当 这 TPI 单元 发现 七 consecutive link 脉冲 或者 三 consecutive
LED
received packets 和 使反转 极性 POLED
是 asserted

驱动器 类型 are I
e
Input O
e
Output IO
e
bi-directional Output OCH
e
打开 Collector 3SH
e
触发-状态 Output TTL
e
TTL Compatible AUI
e
Attachment 单位 Interface TPI
e
Twisted 一双 Interface LED
e
LED Drive MOS
e
CMOS 水平的 Compatible XTAL
e
Crystal
5

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

20 管脚描述 (持续) 管脚 No 管脚名字类型  描述 ISA 总线接口管脚 (持续) 123 CHRDY O 频道 READY 这个信号是使用至 insert wait states 在系统 accesses OCH 122 AEN I DMA ACTIVE 这个信号 indicates 那这 system’s DMA 控制有控制的这 bus TTL 89–92 INT0–3 O 中断 REQUEST 这运作的这些 4 输出是决定用这配置 registers 它们能也是使用至直接地驱动这中断线条 3SH 或者使用作一个 3-位代号和一个 strobe 至发生向上至 8 interrupts 61 DWID I 数据 WIDTH 这个输入 specifies whether 这 ATLANTIC 控制是接合至一个 8- 或者 16-位 ISA bus 当高它是在 16-位 mode 它有一个 MOS 内部的拉-向下 resistor 93 lSACLK I ISA CLOCK 时钟从 ISA bus 这个信号是仅有的必需的如果 CHRDY 定时有至是 altered 用 changing 这 CHRDY 位的配置寄存器 B TTL 网络接口管脚 156–153 TXOd 一个  TXO b O TWISTED 一双 TRANSMIT OUTPUTS 这些高驱动 CMOS 水平的输出是 resistively 联合的外部至这碎片至生产一个差别的输出信号 TXO 一个  TXOd b TPI 和 equalization 至 compensate 为 Intersymbol 干扰 (lsi) 在这 twisted 一双 medium 150 151 RXI 一个  RXI b I TWISTED 一双 RECEIVE INPUTS 这些输入喂养一个差别的放大器这个 passes 有效的数据至这 ENDEC module TPI 141 TX b O AUI TRANSMIT OUTPUT 差别的驱动器这个发送这 encoded 数据至这 transceiver 这输出是源 followers 这个需要 270 X 拉-向下 142 TX 一个 AUI resistors 145 RX b I AUI RECEIVE INPUT 差别的 receive 输入一双从这 transceiver 146 RX 一个 AUI 147 CD b I AUI COLLISION INPUT 差别的 collision 一双输入从这 transceiver 148 CD 一个 AUI 5 TXLED O TRANSMIT 一个打开-流起作用的 Iow output 它是 asserted 为大概 50 ms whenever 这 ATLANTIC 控制 transmits 数据在也 AUI 或者 TPI LED modes 4 RXLED O RECEIVE 一个打开-流起作用的低 output 它是 asserted 为大概 50 ms whenever receive 数据是发现在也 AUI 或者 TPI mode LED 3 COLED O COLLISION 一个打开-流起作用的 Iow output 它是 asserted 为大概 50 ms whenever 这 ATLANTIC 控制发现一个 collision 在也 AUI 或者 TPI LED modes 1 GDLNK O 好的 LINK 一个打开-流起作用的低 output 这个管脚运作作一个输出至显示 link integrity 状态如果这个函数有不被无能用这 GDLNK 位 LED 在配置寄存器 B 这个输出是止如果这 ATLANTIC 控制是在 AUI 模式或者如果 link 测试是使能和这 link integrity 是 bad (ie 这 twisted 一双 link 有被 broken) 这个输出是在如果这 ATLANTIC 控制是在 Twisted 一双接口 (tpi) mode link integrity checking 是使能和这 link integrity 是好的 (ie 这 twisted 一双 link 有不被 broken) 或者如果这 link 测试是 disabled 2 POLED O POLARITY 一个打开-流起作用的低 output 这个信号是正常情况下 inactive 当这 TPI 单元发现七 consecutive link 脉冲或者三 consecutive LED received packets 和使反转极性 POLED 是 asserted  驱动器类型 are I e Input O e Output IO e bi-directional Output OCH e 打开 Collector 3SH e 触发-状态 Output TTL e TTL Compatible AUI e Attachment 单位 Interface TPI e Twisted 一双 Interface LED e LED Drive MOS e CMOS 水平的 Compatible XTAL e Crystal 5

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com