max509/max510
四方形, 串行 8-位 dacs
和 栏杆-至-栏杆 输出
8 _______________________________________________________________________________________
名字 函数
1
OUTB dac b 电压 输出
2 OUTA dac 一个 电压 输出
3 V
SS
负的 电源 供应, 0v 至 -5v ±10%. 连接 至 agnd 为 单独的-供应 operation.
管脚
MAX509 MAX510
1
2
4 REFB 涉及 电压 输入 为 dac b
– REFAB 涉及 电压 输入 为 dacs 一个 和 b
5 REFA 涉及 电压 输入 为 dac 一个
6 AGND 相似物 地面
3
–
4
7, 14 n.c. 不 内部 连接
8 DGND 数字的 地面
–
5
–
6
______________________________________________________________管脚 描述
10 DOUT8
9
LDAC
7
11
CLR
9
12 DIN10
13 SCLK11
15
CS
12
16 REFD 涉及 电压 输入 为 dac d–
– REFCD 涉及 电压 输入 为 dacs c 和 d13
加载 dac 输入 (起作用的 低). 驱动 这个 异步的 输入 低 (水平的 敏感的)
transfers 这 内容 的 各自 输入 获得 至 它的 各自的 dac 获得.
串行 数据 输出. 能 下沉 和 源 电流. 数据 在 dout 是 可调整的 至 是
clocked 输出 在 rising 或者 下落 边缘 的 sclk.
17 REFC 涉及 电压 输入 为 dac c–
18 V
DD
积极的 电源 供应, +5v ±10%14
19 OUTD dac d 输出 voltage15
20 OUTC dac c 输出 voltage16
clear dac 输入 (起作用的 低). 驱动
CLR
低 导致 一个 异步的 clear 的 输入
和 dac 寄存器 和 sets 所有 dac 输出 至 零.
串行 数据 输入. ttl/cmos-兼容 输入. 数据 是 clocked 在 din 在 这
rising 边缘 的 sclk.
CS
必须 是 低 为 数据 至 是 clocked 在.
串行 时钟 输入. 数据 是 clocked 在 在 这 rising 边缘 和 clocked 输出 在 也 这
rising (default) 或者 这 下落 边缘.
碎片-选择 输入 (起作用的 低). 数据 是 shifted 在 和 输出 当
CS
是 低. 程序编制
commands 是 executed 当
CS
rises.
: 点此下载
