布局, grounding, 和 bypassing
为 最好的 效能, 使用 打印 电路 boards
(pcbs). 线-wrap 配置 是 不 推荐-
ed, 自从 这 布局 应当 确保 恰当的 分离 的
相似物 和 数字的 查出. run 相似物 和 数字的 线条
反对-并行的 至 各自 其它, 和 don’t lay 输出 数字的 sig-
nal paths underneath 这 模数转换器 包装. 使用 独立的
相似物 和 数字的 pcb 地面 sections 和 仅有的 一个
星-要点 (图示 11) 连接 这 二 地面 系统
(相似物 和 数字的). 为 最低-噪音 运作, 确保
这 地面 返回 至 这 星 地面’s 电源 供应 是
低 阻抗 和 作 短的 作 可能. route 数字的
信号 far away 从 敏感的 相似物 和 涉及
输入.
高-频率 噪音 在 这 电源 供应 v
DD
可以
影响 这 恰当的 运作 的 这 模数转换器’s 快 com-
parator. 绕过 v
DD
至 这 星 地面 和 一个 网络
的 二 并行的 电容 (0.1µf 和 1µf) located 作
关闭 作 可能 至 这 电源 供应 管脚 的 max144/
max145. 降低 电容 含铅的 长度 为 最好的 sup-
ply-噪音 拒绝 和 增加 一个 attenuation 电阻
(10
Ω
) 如果 这 电源 供应 是 极其 嘈杂的.
max144/max145
+2.7v, 低-电源, 2-频道, 108ksps,
串行 12-位 adcs 在 8-管脚 µmax
______________________________________________________________________________________ 13
控制 位
max144/max145
SETTINGS
同步的 串行-端口 状态 寄存器 (sspstat)
SMP BIT7 0
spi 数据 输入 样本 阶段. 输入 数据 是 抽样 在 这 middle 的 这 数据 输出
时间.
CKE BIT6 1 spi 时钟 边缘 选择 位. 数据 将 是 transmitted 在 这 rising 边缘 的 这 串行 时钟.
d/一个 BIT5 X 数据 地址 位
P BIT4 X 停止 位
S BIT3 X 开始 位
r/w BIT2 X 读/写 位 信息
UA BIT1 X 更新 地址
BF BIT0 X 缓存区 全部 状态 位
表格 3. 详细地 sspstat 寄存器 内容
CHID D11 D10 D9 D8
1 2 3 4 5 6 7 8 9 10111213141516
D7 D6 D5 D4 D3
高-z
DOUT*
cs/shdn
SCLK
1st 字节 读 2nd 字节 读
抽样 instant
*when cs/shdn 是 高, dout = 高-z
MSB LSB
D2 D1 D0
图示 10b. spi 接口 定时 和 pic16/pic17 在 主控 模式 (cke = 1, ckp = 0, smp = 0, sspm3–sspm0 = 0001)
SCK
SDI
地 地
i/o
SCLK
DOUT
cs/shdn
V
DD
V
DD
MAX144
MAX145
pic16/17
图示 10a. spi 接口 连接 为 一个 pic16/pic17
控制
x = don’t 小心
: 点此下载
