rev. e
AD9432
–13–
数据 输出
这 模数转换器 数字的 输出 是 latched 在 这 板 用 二 574s;
这 获得 输出 是 有 在 这 37-管脚 连接器 在 管脚
25–36. 一个 获得输出 时钟 (数据 准备好) 是 有 在 管脚 21,
和 这 complement 在 管脚 2. 那里 是 序列 末端
电阻器 在 这 数据 和 时钟 输出. 这些 能 是 changed 如果
必需的 至 accommodate 不同的 加载 situations. 图示
16 显示 一个 数据 位 切换 和 输出 时钟 (dr) 在 这
连接器.
T
CH2
CH1 1.00v 1.00v m 5.00ns CH1 1.20v
2
[T]
265 acqs
c1 最大值
3.06v
c1 最小值
–
390mV
c1 freq
105.4562mhz
停止:
TEK 5.00gs/s
图示 16. 数据 位 和 时钟 在 37-管脚 连接器
涉及
这 ad9432 有 一个 在-碎片 涉及 的 2.5 v 有 在
vrefout (管脚 46). 大多数 产品 将 simply 系 这个
输出 至 这 vrefin 输入 (管脚 45). 这个 是 accomplished
jumping e4 至 e6 在 这 板. 一个 外部 电压 涉及
能 驱动 这 vrefin 管脚 如果 desired 用 strapping e4 至 e3 和
放置 一个 ad780 voltage 涉及 在 这 板(不 有提供的).
DAC
这 evaluation 板 有 一个 在-板 reconstruction dac
(ad9752). 这个 是 放置 仅有的 至 facilitate 测试 和 debug 的
这 板. 它 应当 不 是 使用 至 measure 这 效能 的
这 模数转换器, 作 它 将 不 准确地 表明 这 模数转换器 效能.
这 dac 输出 是 有 在 smb p1. 它 将 驱动 一个 50
Ω
加载. provision 至 电源 向下 这 dac 是 在 管脚 15 在 这 dac.
pcb 布局
这 pcb 是 设计 在 一个 四-layer (1 oz. cu) board. compo-
nents 和 routing 是 在 这 顶 layer 和 一个 地面 flood 为
额外的 分开. 测试 和 地面 点 是 judiciously
放置 至 facilitate 高-速 probing. 一个 一般 地面 平面
exists 在 这 第二 layer. 这 第三 layer 有 三 分割 电源
平面, 二 为 这 模数转换器 和 一个 为 支持 逻辑. 这 dac,
组件, 和 routing 是 located 在 这 bottom layer.
TROUBLESHOOTING
如果 这 板做 不 seem 至 是 working correctly, 尝试 这
下列的:
•
核实 电源 在 ic 管脚.
•
审查 那 所有 跳越者 是 在 这 准确无误的 位置 为 这
desired 模式 的 运作.
•
核实 vref 是 在 2.5 v.
•
尝试 运动 encode 时钟 和 相似物 输入 在 低 speeds
(
10 msps/1 mhz
) 和 监控 574 输出, dac 输出,
和 模数转换器 输出 为 toggling.
这 ad9432 evaluation 板 是 提供 作 一个 设计 例子
为 客户 的 相似物 设备, 公司 adi 制造 非 保用单,
表示, statutory, 或者 暗指, 关于 merchantability 或者 fitness
为 一个 particular 目的.