15
商业的 和 工业的
温度 范围
idt72v3640/50/60/70/80/90/110 3.3v 高 密度 supersync ii
TM
36-位 先进先出
1,024 x 36, 2,048 x 36, 4,096 x 36, 8,192 x 36, 16,384 x 36, 32,768 x 36, 65,536 x 36, 131,072 x 36
串行 程序编制 模式
如果 串行 程序编制 模式 有 被 选择, 作 描述 在之上, 然后
程序编制 的
PAE
和
PAF
值 能 是 达到 用 使用 一个 结合体
的 这
LD
,
SEN
, wclk 和 si 输入 管脚. 程序编制
PAE
和
PAF
proceeds
作 跟随: 当
LD
和
SEN
是 设置 低, 数据 在 这 si 输入 是 写,
一个 位 为 各自 wclk rising 边缘, 开始 和 这 empty 补偿 lsb 和 ending
和 这 全部 补偿 msb. 一个 总的 的 20 位 为 这 idt72v3640, 22 位 为 这
idt72v3650, 24 位 为 这 idt72v3660, 26 位 为 这 idt72v3670, 28 位
为 这 idt72v3680, 30 位 为 这 idt72v3690, 32 位 为 这 idt72v36100
和 34 位 为 这 idt72v36110. 看 图示 15,
串行 加载 的 程序-
mable 标记 寄存器
, 为 这 定时 图解 为 这个 模式.
使用 这 串行 方法, 单独的 寄存器 不能 是 编写程序
selectively.
PAE
和
PAF
能 显示 一个 有效的 状态 仅有的 之后 这 完全 设置
的 位 (为 所有 补偿 寄存器) 有 被 entered. 这 寄存器 能 是
reprogrammed 作 长 作 这 完全 设置 的 新 补偿 位 是 entered. 当
LD
是 低 和
SEN
是 高, 非 串行 写 至 这 寄存器 能 出现.
写 行动 至 这 先进先出 是 允许 在之前 和 在 这 串行
程序编制 sequence. 在 这个 情况, 这 程序编制 的 所有 补偿 位 做
不 有 至 出现 在 once. 一个 选择 号码 的 位 能 是 写 至 这 si 输入
和 然后, 用 bringing
LD
和
SEN
高, 数据 能 是 写 至 先进先出 记忆
通过 d
n
用 toggling
WEN
. 当
WEN
是 brought 高 和
LD
和
SEN
restored 至 一个 低, 这 next 补偿 位 在 sequence 是 写 至 这 寄存器 通过
si. 如果 一个 中断 的 串行 程序编制 是 desired, 它 是 sufficient 也 至 设置
LD
低 和 deactivate
SEN
或者 至 设置
SEN
低 和 deactivate
LD
. once
LD
和
SEN
是 两个都 restored 至 一个 低 水平的, 串行 补偿 程序编制 持续.
从 这 时间 串行 程序编制 有 begun, neither 可编程序的 标记
将 是 有效的 直到 这 全部 设置 的 位 必需的 至 fill 所有 这 补偿 寄存器 有 被
写. 测量 从 这 rising wclk 边缘 那 achieves 这 在之上 criteria;
PAF
将 是 有效的 之后 二 更多 rising wclk edges 加 t
PAF
,
PAE
将 是 有效的
之后 这 next 二 rising rclk edges 加 t
PAE
加 t
SKEW2
.
它 是 仅有的 可能 至 读 这 标记 补偿 值 通过 这 并行的 输出 端口 qn.
并行的 模式
如果 并行的 程序编制 模式 有 被 选择, 作 描述 在之上, 然后
程序编制 的
PAE
和
PAF
值 能 是 达到 用 使用 一个 结合体
的 这
LD
, wclk ,
WEN
和 d
n
输入 管脚. 程序编制
PAE
和
PAF
proceeds 作 跟随:
LD
和
WEN
必须 是 设置 低. 为 x36 位 输入 总线 宽度,
数据 在 这 输入 d
n
是 写 在 这 empty 补偿 寄存器 在 这 第一 低-
至-高 转变 的 wclk. 在之上 这 第二 低-至-高 转变 的
wclk, 数据 是 写 在 这 全部 补偿 寄存器. 这 第三 转变 的 wclk
写, once 又一次, 至 这 empty 补偿 寄存器. 为 x18 位 输入 总线 宽度,
数据 在 这 输入 dn 是 写 在 这 empty 补偿 寄存器 lsb 在 这 第一
低-至-高 转变 的 wclk. 在之上 这 2nd 低-至-高 转变 的
wclk 数据 是 写 在 这 empty 补偿 寄存器 msb. 这 第三 转变
的 wclk 写 至 这 全部 补偿 寄存器 lsb, 这 fourth 转变 的 wclk 然后
写 至 这 全部 补偿 寄存器 msb. 这 fifth 转变 的 wclk 写 once
又一次 至 这 empty 补偿 寄存器 lsb. 一个 总的 的 四 写 至 这 补偿 寄存器
是 必需的 至 加载 值 使用 一个 x18 输入 总线 宽度. 为 一个 输入 总线 宽度
的 x9 位, 一个 总的 的 六 写 循环 至 这 补偿 寄存器 是 必需的 至 加载 值.
看 图示 3,
可编程序的 标记 补偿 程序编制 sequence
. 看
图示 16,
并行的 加载 的 可编程序的 标记 寄存器
, 为 这 定时
图解 为 这个 模式.
这 act 的 writing 补偿 在 并行的 雇用 一个 专心致志的 写 补偿 寄存器
pointer. 这 act 的 读 补偿 雇用 一个 专心致志的 读 补偿 寄存器
pointer. 这 二 pointers 运作 independently; 不管怎样, 一个 读 和 一个 写
应当 不 是 执行 同时发生地 至 这 补偿 寄存器. 一个 主控 重置
initializes 两个都 pointers 至 这 empty 补偿 (lsb) 寄存器. 一个 partial 重置 有
非 效应 在 这 位置 的 这些 pointers.
写 行动 至 这 先进先出 是 允许 在之前 和 在 这 并行的
程序编制 sequence. 在 这个 情况, 这 程序编制 的 所有 补偿 寄存器 做
不 有 至 出现 在 一个 时间. 一个, 二 或者 更多 补偿 寄存器 能 是 写
和 然后 用 bringing
LD
高, 写 行动 能 是 redirected 至 这 先进先出
记忆. 当
LD
是 设置 低 又一次, 和
WEN
是 低, 这 next 补偿 寄存器
在 sequence 是 写 至. 作 一个 alternative 至 支持
WEN
低 和 toggling
LD
, 并行的 程序编制 能 也 是 interrupted 用 设置
LD
低 和
toggling
WEN
.
便条 那 这 状态 的 一个 可编程序的 标记 (
PAE
或者
PAF
) 输出 是 invalid
在 这 程序编制 处理. 从 这 时间 并行的 程序编制 有
begun, 一个 可编程序的 标记 输出 将 不 是 有效的 直到 这 适合的 补偿
文字 有 被 写 至 这 寄存器(s) pertaining 至 那 标记. 测量 从
这 rising wclk 边缘 那 achieves 这 在之上 criteria;
PAF
将 是 有效的 之后
二 更多 rising wclk edges 加 t
PAF
,
PAE
将 是 有效的 之后 这 next 二 rising
rclk edges 加 t
PAE
加 t
SKEW2
.
这 act 的 读 这 补偿 寄存器 雇用 一个 专心致志的 读 补偿
寄存器 pointer. 这 内容 的 这 补偿 寄存器 能 是 读 在 这 q
0
-q
n
管脚 当
LD
是 设置 低 和
REN
是 设置 低. 为 x36 输出 总线 宽度, 数据
是 读 通过 q
n
从 这 empty 补偿 寄存器 在 这 第一 低-至-高
转变 的 rclk. 在之上 这 第二 低-至-高 转变 的 rclk, 数据 是
读 从 这 全部 补偿 寄存器. 这 第三 转变 的 rclk 读, once
又一次, 从 这 empty 补偿 寄存器. 为 x18 输出 总线 宽度, 一个 总的 的 四
读 循环 是 必需的 至 获得 这 值 的 这 补偿 寄存器. 开始 和
这 empty 补偿 寄存器 lsb 和 finishing 和 这 全部 补偿 寄存器 msb.
为 x9 输出 总线 宽度, 一个 总的 的 六 读 循环 必须 是 执行 在 这 补偿
寄存器. 看 图示 3,
可编程序的 标记 补偿 程序编制 sequence
.
看 图示 17,
并行的 读 的 可编程序的 标记 寄存器
, 为 这 定时
图解 为 这个 模式.
它 是 容许的 至 中断 这 补偿 寄存器 读 sequence 和 读 或者
写 至 这 先进先出. 这 中断 是 accomplished 用 deasserting
REN
,
LD
,
或者 两个都 一起. 当
REN
和
LD
是 restored 至 一个 低 水平的, 读 的
这 补偿 寄存器 持续 在哪里 它 left 止. 它 应当 是 指出, 和 小心 应当
是 带去 从 这 事实 那 当 一个 并行的 读 的 这 标记 补偿 是 执行,
这 数据 文字 那 是 呈现 在 这 输出 线条 qn 将 是 overwritten.
并行的 读 的 这 补偿 寄存器 是 总是 permitted regardless 的
这个 定时 模式 (idt 标准 或者 fwft 模式) 有 被 选择.
retransmit 运作
这 retransmit 运作 准许 数据 那 有 already 被 读 至 是
accessed 又一次. 那里 是 2 模式 的 retransmit 运作, 正常的 latency
和 零 latency. 那里 是 二 stages 至 retransmit: 第一, 一个 建制 程序
那 resets 这 读 pointer 至 这 第一 location 的 记忆, 然后 这 真实的
retransmit, 这个 组成 的 读 输出 这 记忆 内容, 开始 在 这
beginning 的 记忆.
retransmit 建制 是 initiated 用 支持
RT
低 在 一个 rising rclk 边缘.
REN
和
WEN
必须 是 高 在之前 bringing
RT
低.当 零 latency 是
使用,
REN
做 不 需要 至 是 高 在之前 bringing
RT
低. 在 least 二 words,
但是 非 更多 比 d - 2words 应当 有 被 写 在 这 先进先出, 和 读
从 这 先进先出, 在 重置 (主控 或者 partial) 和 这 时间 的 retransmit
建制. d = 1,024 为 这 idt72v3640, 2,048 为 这 idt72v3650, 4,096 为
这 idt72v3660, 8,192 为 这 idt72v3670, 16,384 为 这 idt72v3680,
32,768 为 这 idt72v3690, 65,536 为 这 idt72v36100 和 131,072 为 这
idt72v36110. 在 fwft 模式, d = 1,025 为 这 idt72v2640, 2,049 为 这
idt72v3650, 4,097 为 这 idt72v3660, 8,193 为 这 idt72v3670, 16,385
为 这 idt72v3680, 32,769 为 这 idt72v3690, 65,537 为 这 idt72v36100
和 131,073 为 这 idt72v36110.
如果 idt 标准 模式 是 选择, 这 先进先出 将 mark 这 beginning 的 这
retransmit 建制 用 设置
EF
低. 这 改变 在 水平的 将 仅有的 是 noticeable
: 点此下载
