5-55
模式 输入 低 (模式 = 0)
便条:
1. 读 是 这 overlap 的 cs1, cs3, rd/wr = 1 和 cs2 = 0.
图示 6. 模式 1 cpu 接口 (读) 定时 图解
t
RST
t
TRS
t
TT
t
RSDV
TPB
r 总线 0-
r 总线 7
CS2
rd/
wr, cs1, cs3
(便条 1)
RSEL
t
RDV
t
RDDA
t
RDH
图示 7. 模式 0 块 图解 (工业 标准 兼容)
控制
寄存器
26
t 总线 0
传输者
支持 寄存器
传输者 总线
传输者
变换
寄存器
PARITY
GEN
接受者 总线
传输者
定时 和
控制
40
t 时钟
传输者 部分
接受者
定时 和
控制
17
接受者 部分
接受者
支持
寄存器
20
SDI
25
SDO
27
t 总线 1
28
t 总线 2
29
t 总线 3
30
t 总线 4
31
t 总线 5
32
t 总线 6
33
t 总线 7
35
PI
36
SBS
39
EPE
38
WLS1
37
WLS2
23
THRL CRL SFD
状态
寄存器
22
THRE
24
TSRE
13
PE
14
FE
15
OE
DAR
r 时钟
接受者
变换
寄存器
19
DA
5
r 总线 7
三-状态
驱动器
6
r 总线 6
7
r 总线 5
8
r 总线 4
9
r 总线 3
10
r 总线 2
11
r 总线 1
12
r 总线 0
RRD
4181634
1 = v
DD
2, 3 = v
SS
21 = mr
cdp1854a, cdp1854ac
: 点此下载
