CHRONTEL
CH7002D
201-0000-029 rev 6.1, 8/2/99 3
表格 1. 管脚 描述
44-管脚
PLCC
类型 标识 描述
2, 4, 6, 27,
39,42
电源 AGND
相似物 地面
这些 管脚 提供 这 地面 涉及 为 这 相似物 部分 的 ch7002,
和 必须 是 连接 至 这 系统 地面 至 阻止 latchup. 谈及 至
这
应用 信息
部分
为 信息 在 恰当的 供应
解耦.
1, 3, 5 在 b, g, r
vga 输入
这些 管脚 应当 是 terminated 和 75 ohm 电阻器 和 分开的 从
切换 数字的 信号 和 video 输出 管脚. 谈及 至 这
应用
信息
部分 为 详细地 技术的 guidance 和 alternative 连接
技巧.
7, 37, 40,
44
电源 AVDD
相似物 供应 电压
这些 管脚 供应 这 5v 电源 至 这 相似物 部分 的 这 ch7002. 为
信息 在 恰当的 供应 解耦, 谈及 至 这
应用 信息
部分
.
15 输出 CLKOUT
时钟 输出
这个 管脚 defaults 至 14.31818 mhz 在之上 电源-向上 和 仍然是 起作用的 在 所有
时间 (包含 电源-向下).
8, 14, 33 电源 DVDD
数字的 供应 电压
这些 管脚 供应 这 5v 电源 至 这 数字的 部分 的 ch7002. 为
信息 在 恰当的 供应 解耦, 谈及 至 这
应用 信息
部分.
10, 16, 31 电源 DGND
数字的 地面
这些 管脚 提供 这 地面 涉及 为 这 数字的 部分 的 ch7002,
和 必须 是 连接 至 这 系统 地面 至 阻止 latchup. 为
信息 在 恰当的 供应 解耦, 谈及 至 这
应用 信息
部分.
17 在 XI
结晶 输入
一个 并行的 resonance 14.31818 mhz (± 50 ppm) 结晶 应当 是 连结
在 xi 和 xo/fin. 不管怎样, 如果 一个 外部 cmos 时钟 是 连结 至
xo/fin, xi 应当 是 连接 至 地面.
18 在 xo/fin
结晶 输出 或者 外部 fref
一个 14.31818 mhz (± 50 ppm) 结晶 将 是 连结 在 xo/fin 和
xi. 一个 外部 cmos 兼容 时钟 能 是 连接 至 xo/fin 作 一个
alternative.
25 电源 VDD
dac 电源 供应
这些 管脚 供应 电源 至 ch7002’s 内部的 dacs. 谈及 至
这
应用
信息
部分 为 信息 在 恰当的 供应 解耦.
26 在 RSET
涉及 电阻
一个 324
Ω
电阻 和 短的 和 宽 查出 应当 是 连结 在
rset 和 地面. 非 其它 连接 应当 是 制造 至 这个 管脚.
21 电源 地
dac 地面
这些 管脚 提供 这 地面 涉及 为 ch7002’s 内部的 dacs. 为
信息 在 恰当的 供应 解耦, 谈及 至 这
应用 信息
部分.
24 输出 Y
luminance outpu
t
一个 75
Ω
末端 电阻 和 短的 查出 应当 是 连结 在 y
和 地面 为 最佳的 效能. 使用 的 额外的 过滤 是 discussed 在
这
应用 信息
部分.
23 输出 CVBS
composite outpu
t
一个 75
Ω
末端 电阻, 和 短的 查出, 应当 是 连结 在
cvbs 和 地面 为 最佳的 效能. 使用 的 额外的 过滤 是
discussed 在 这
应用 信息
部分.