AD5304/ad5314/ad5324
–10–
rev. b
A0
LDACPD
D7 D6 D5
D4
D3 D2 D1
BIT0
(lsb)
A1
X
D0
XXX
BIT15
(msb)
数据 位
图示 29. ad5304 输入 变换 寄存器 内容
A0
LDAC
PD
D9 D8 D7
D6
D5 D4 D3
BIT0
(lsb)
A1
D2
XX
BIT15
(msb)
数据 位
D1 D0
图示 30. ad5314 输入 变换 寄存器 内容
A0
LDAC
PD
D11 D10 D9
D8
D7 D6 D5
BIT0
(lsb)
A1
D4
BIT15
(msb)
数据 位
D3 D2 D1 D0
图示 31. ad5324 输入 变换 寄存器 内容
地址 和 控制 位
PD
: 0: 所有 四 dacs go 在 电源-向下 模式 consuming
仅有的 200 na @ 5 v. 这 dac 输出 enter 一个 高-
阻抗 状态.
1: 正常的 运作.
LDAC
: 0: 所有 四 dac 寄存器 和 hence 所有 dac 输出
updated 同时发生地 在 completion 的 这 写
sequence.
1: addressed 输入 寄存器 仅有的 是 updated. 那里 是
非 改变 在 这 内容 的 这 dac 寄存器.
这 ad5324 使用 所有 12 位 的 dac 数据, 这 ad5314 使用
10 位 和 ignores 这 二 lsbs. 这 ad5304 使用 第八 位
和 ignores 这 last 四 位. 这 数据 format 是 笔直地 二进制的,
和 所有 zeros 相应的 至 0 v 输出 和 所有 ones corre-
sponding 至 全部-规模 输出 (v
REF
–1 lsb).
这
同步
输入 是 一个 水平的-triggered 输入 那 acts 作 一个 框架
同步 信号 和 碎片 使能. 数据 能 仅有的 是 trans-
ferred 在 这 设备 当
同步
是 低. 至 开始 这 串行 数据
转移,
同步
应当 是 带去 低, observing 这 最小
同步
至 sclk 起作用的 边缘 建制 时间, t
4
. 之后
同步
变得 低,
串行 数据 将 是 shifted 在 这 设备's 输入 变换 寄存器 在
这 下落 edges 的 sclk 为 十六 时钟 脉冲. 任何 数据 和
时钟 脉冲之后 这 sixteenth 下落 边缘 的 sclk 将 是
ignored 因为 这 sclk 和 din 输入 缓存区 是 powered
向下. 非 更远 串行 数据 转移 将 出现 直到
同步
是
带去高 和 低 又一次.
同步
将 是 带去 高 之后 这 下落 边缘 的 这 sixteenth
sclk 脉冲波, observing 这 最小 sclk 下落 边缘 至
同步
rising 边缘 时间, t
7
.
之后 这 终止 的 串行 数据 转移, 数据 将 automatically 是
transferred 从 这 输入 变换 寄存器 至 这 输入 寄存器 的
这 选择 dac. 如果
同步
是 带去 高 在之前 这 sixteenth
下落 边缘 的 sclk, 这 数据 转移 将 是 aborted 和 这
dac 输入 寄存器 将 不 是 updated.
当 数据 有 被 transferred 在 三 的 这 dac 输入
寄存器, 所有 dac 寄存器 和 所有 dac 输出 将 simulta-
neously 是updated 用设置
LDAC
低 当 writing 至 这
remaining dac 输入 寄存器.
低-电源 串行 接口
至 减少 这 电源 消耗量 的 这 设备 甚至 更远, 这
接口 仅有的 powers 向上 全部地 当 这 设备 是 正在 写
至, i.e., 在 这 下落 边缘 的
同步
. 作 soon 作 这 16-位 控制
文字 有 被 写 至 这 部分, 这 sclk 和 din 输入
缓存区 是 powered 向下. 它们 仅有的 电源 向上 又一次 下列的
一个 下落 边缘 的
同步
.
翻倍-缓冲 接口
这 ad5304/ad5314/ad5324 dacs 所有 有 翻倍-缓冲
接口 consisting 的 二 banks 的 registers—input 寄存器
和 dac 寄存器. 这 输入 寄存器 是 直接地 连接 至
这 输入 变换 寄存器 和 这 数字的 代号 是 transferred 至 这
相关的 输入 寄存器 在 completion 的 一个 有效的 写 sequence.
这 dac 寄存器 包含 这 数字的 代号 使用 用 这 resis-
torstring.
进入 至 这 dac 寄存器 是 控制 用 这
LDAC
位. 当
这
LDAC
位 是 设置 高, 这 dac 寄存器 是 latched 和 hence
这 输入 寄存器 将 改变 状态 没有 影响 这 contents
的 这 dac 寄存器. 不管怎样, 当 这
LDAC
位 是 设置 低,
所有 dac 寄存器 是 updated 之后 一个 完全 写 sequence.
这个 是 有用的 如果 这 用户 需要 同时发生的 updating 的 所有 dac
输出. 这 用户 将 写 至 三 的 这 输入 寄存器 indi-
vidually 和 然后, 用 设置 这
LDAC
位 低 当 writing
至 这 remaining dac 输入 寄存器, 所有 输出 将 更新
同时发生地.
这些 部分 包含 一个 extra 特性 凭此 这 dac 寄存器
是 不 updated 除非 它的 输入 寄存器 有 被 updated 自从
这 last 时间 那
LDAC
是 brought 低. 正常情况下, 当
LDAC
是 brought 低, 这 dac 寄存器 是 filled 和 这 内容 的
这 输入 寄存器. 在 这 情况 的 这 ad5304/ad5314/ad5324,
这 部分 将 仅有的 更新 这 dac 寄存器 如果 这 输入 寄存器
有 被 changed 自从 这 last 时间 这 dac 寄存器 是
updated, 因此 removing unnecessary 数字的 串扰.
电源-向下 模式
这 ad5304/ad5314/ad5324 有 低 电源 消耗量,
dissipating 仅有的 1.5 mw 和 一个 3 v 供应 和 3 mw 和 一个 5 v
供应. 电源 消耗量 能 是 更远 减少 当 这
dacs 是 不 在 使用 用 putting 它们 在 电源-向下 模式,
这个 是 选择 用 一个 零 在 位 13 (
PD
) 的 这 控制 文字.
: 点此下载
