ad5304/ad5314/ad5324
–11–
rev. b
当 这
PD
位 是 设置 至 1, 所有 dacs 工作 正常情况下 和 一个
typical 电源 消耗量 的 600
µ
一个 在 5 v (500
µ
一个 在 3 v).
不管怎样, 在 电源-向下 模式, 这 供应 电流 falls 至 200 na
在 5 v (80 na 在 3 v) 当 所有 dacs 是 powered 向下. 不
仅有的 做 这 供应电流 漏出, 但是 这 输出 平台 是 也
内部 切换 从 这 输出 的 这 amplifier 制造 它
打开-电路. 这个 有 这 有利因素 那 这 输出 是 三-
陈述 当 这 部分 是 在 电源-向下 模式, 和 提供 一个
defined 输入 情况 为 whatever 是 连接 至 这 输出
的 这 dac amplifier.这 输出 平台 是 illustrated 在 图示 32.
这 偏差 发生器, 这 输出 amplifier, 这 电阻 string, 和
所有 其它 有关联的 直线的 电路系统 是 所有 shut 向下 当 这
电源-向下 模式 是 使活动. 不管怎样, 这 内容 的 这
寄存器 是 unaffected 当 在 电源-向下. 这 时间 至 exit
电源-向下 是 典型地 2.5
µ
s 为 v
DD
= 5 v 和 5
µ
s 当
V
DD
= 3 v. 这个 是 这 时间 从 这 下落 边缘 的 这 sixteenth
sclk 脉冲波 至 当 这 输出 电压 deviates 从 它的 电源-
向下 电压. 看 图示 21 为 一个 plot.
放大器
电源-向下
电路系统
电阻
string dac
V
输出
图示 32. 输出 平台 在 电源-向下
微处理器 接合
ad5304/ad5314/ad5324 至 adsp-2101/adsp-2103 接口
图示 33 显示 一个 串行 接口 在 这 ad5304/ad5314/
ad5324 和 这 adsp-2101/adsp-2103. 这 adsp-2101/
adsp-2103 应当 是 设置 向上 至 运作 在 这 sport transmit
alternate framing 模式. 这 adsp-2101/adsp-2103 sport
是 编写程序 通过 这 sport 控制 寄存器 和 应当
是 configured 作 跟随: 内部的 时钟 运作, 起作用的-低
framing, 16-位 文字 长度. 传递 是 initiated 用 writing
一个 文字 至 这 tx 寄存器 之后 这 sport 有 被 使能.
这 数据 是 clocked 输出 在 各自 rising 边缘 的 这 dsp’s 串行
时钟 和 clocked 在 这 ad5304/ad5314/ad5324 在 这
下落 边缘 的 这 dac’s sclk.
ad5304/
ad5314/
AD5324*
SCLK
DIN
同步
TFS
DT
SCLK
adsp-2101/
adsp-2103*
*additional 管脚 omitted 为 clarity.
图示 33. ad5304/ad5314/ad5324 至 adsp-2101/
adsp-2103 接口
ad5304/ad5314/ad5324 至 68hc11/68l11 接口
图示 34 显示 一个 串行 接口 在 这 ad5304/ad5314/
ad5324 和 这 68hc11/68l11 微控制器. sck 的 这
68hc11/68l11 驱动 这 sclk 的 这 ad5304/ad5314/
ad5324, 当 这 mosi 输出 驱动 这 串行 数据 线条 (din)
的 这 dac. 这
同步
信号 是 获得 从 一个 端口 线条 (pc7).
这 建制 情况 为 准确无误的 运作 的 这个 接口 是
作 跟随: 这 68hc11/68l11 应当 是 configured 所以 那 它的
cpol 位 是 一个 0 和 它的 cpha 位 是 一个 1. 当 数据 是 正在
transmitted 至 这 dac, 这
同步
线条 是 带去 低 (pc7).
当 这 68hc11/68l11 是 configured 作 在之上, 数据 appearing
在 这 mosi 输出 是 有效的 在 这 下落 边缘 的 sck. 串行
数据 从 这 68hc11/68l11 是 transmitted 在 8-位 字节 和
仅有的 第八 下落 时钟 edges occurring 在 这 transmit 循环. 数据
是 transmitted msb first. 在 顺序 至 加载 数据 至 这 ad5304/
ad5314/ad5324, pc7 是 left 低 之后 这 first 第八 位 是
transferred, 一个 第二 串行 写 运作 是 执行 至 这
dac, 和 pc7 是 带去 高 在 这 终止 的 这个 程序.
DIN
SCLK
同步
PC7
SCK
MOSI
68hc11/68l11*
*additional 管脚 omitted 为 clarity.
ad5304/
ad5314/
AD5324*
图示 34. ad5304/ad5314/ad5324 至 68hc11/68l11
接口
ad5304/ad5314/ad5324 至 80c51/80l51 接口
图示 35 显示 一个 串行 接口 在 这 ad5304/ad5314/
ad5324 和 这 80c51/80l51 微控制器. 这 建制 为
这 接口 是 作 跟随: txd 的 这 80c51/80l51 驱动 sclk
的 这 ad5304/ad5314/ad5324, 当 rxd 驱动 这 串行
数据 线条 的 这 部分. 这
同步
信号 是 又一次 获得 从 一个
位-可编程序的 管脚 在 这 端口. 在 这个 情况 端口 线条 p3.3 是
使用. 当 数据 是 至 是 transmitted 至 这 ad5304/ad5314/
ad5324, p3.3 是 带去 低. 这 80c51/80l51 transmits 数据
仅有的 在 8-位 字节; 因此 仅有的 第八 下落 时钟 edges 出现 在
这 transmit 循环. 至 加载 数据 至 这 dac, p3.3 是 left 低
之后 这 first 第八 位 是 transmitted, 和 一个 第二 写 循环
是 initiated 至 transmit 这 第二 字节 的 数据. p3.3 是 带去 高
下列的 这 completion 的 这个 循环. 这 80c51/80l51 输出
这 串行 数据 在 一个 format 这个 有 这 lsb first. 这 ad5304/
ad5314/ad5324 需要 它的 数据 和 这 msb 作 这 first 位
received. 这 80c51/80l51 transmit routine 应当 引领 这个
在 账户.
DIN
SCLK
同步
p3.3
TxD
RxD
80c51/80l51*
*additional 管脚 omitted 为 clarity.
ad5304/
ad5314/
AD5324*
图示 35. ad5304/ad5314/ad5324 至 80c51/80l51
接口
: 点此下载
