首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:248116
 
资料名称:AD5323BRU
 
文件大小: 227.36K
   
说明
 
介绍:
+2.5 V to +5.5 V, 230 uA, Dual Rail-to-Rail Voltage Output 8-/10-/12-Bit DACs
 
 


: 点此下载
  浏览型号AD5323BRU的Datasheet PDF文件第2页
2
浏览型号AD5323BRU的Datasheet PDF文件第3页
3
浏览型号AD5323BRU的Datasheet PDF文件第4页
4
浏览型号AD5323BRU的Datasheet PDF文件第5页
5

6
浏览型号AD5323BRU的Datasheet PDF文件第7页
7
浏览型号AD5323BRU的Datasheet PDF文件第8页
8
浏览型号AD5323BRU的Datasheet PDF文件第9页
9
浏览型号AD5323BRU的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 0
ad5303/ad5313/ad5323
6
管脚 函数 描述
管脚 非. Mnemonic 函数
1
CLR
起作用的 低 控制 输入 那 负载 所有 zeroes 至 两个都 输入 和 dac 寄存器.
2
LDAC
起作用的 低 控制 输入 那 transfers 这 内容 的 这 输入 寄存器 至 它们的 各自的 dac
寄存器. pulsing 这个 管脚 低 准许 也 或者 两个都 dac 寄存器 至 是 updated 如果 这 输入 regis-
ters 有 新 数据. 这个 准许 同时发生的 更新 的 两个都 dac 输出
3V
DD
电源 供应 输入. 这些 部分 能 是 运作 从 +2.5 v 至 +5.5 v 和 这 供应 应当 是
decoupled 至 地.
4V
REF
B 涉及 输入 管脚 为 dac b. 这个 是 这 涉及 为 dac b. 它 将 是 配置 作 一个 buff-
ered 或者 一个 unbuffered 输入, 取决于 在 这 状态 的 这 buf b 管脚. 它 有 一个 输入 范围 从
0 v 至 v
DD
在 unbuffered 模式 和 从 1 v 至 v
DD
在 缓冲 模式.
5V
REF
一个 涉及 输入 管脚 为 dac 一个. 这个 是 这 涉及 为 dac 一个. 它 将 是 配置 作 一个
缓冲 或者 一个 unbuffered 输入 取决于 在 这 状态 的 这 buf 一个 管脚. 它 有 一个 输入 范围
从 0 至 v
DD
在 unbuffered 模式 和 从 1 v 至 v
DD
在 缓冲 模式.
6V
输出
一个 缓冲 相似物 输出 电压 从 dac 一个. 这 输出 放大器 有 栏杆-至-栏杆 运作.
7 buf 一个 控制 管脚 那 控制 whether 这 涉及 输入 为 dac 一个 是 unbuffered 或者 缓冲. 如果 这个
管脚 是 系 低, 这 涉及 输入 是 unbuffered. 如果 它 是 系 高, 这 涉及 输入 是 缓冲.
8 buf b 控制 管脚 那 控制 whether 这 涉及 输入 为 dac b 是 unbuffered 或者 缓冲. 如果 这个
管脚 是 系 低, 这 涉及 输入 是 unbuffered. 如果 它 是 系 高, 这 涉及 输入 是 缓冲.
9 DCEN 这个 管脚 是 使用 至 使能 这 daisy-chaining 选项. 这个 应当 是 系 高 如果 这 部分 是 正在
使用 在 一个 daisy-chain. 这 管脚 应当 是 系 低 如果 它 是 正在 使用 在 保卫-alone 模式.
10
PD
起作用的 低 控制 输入 那 acts 作 一个 硬件 电源-向下 选项. 这个 管脚 overrides 任何 软-
ware 电源-向下 选项. 两个都 dacs go 在 电源-向下 模式 当 这个 管脚 是 系 低. 这
dac 输出 go 在 一个 高 阻抗 状态 和 这 电流 消耗量 的 这 部分 drops 至
200 na @ 5 v (50 na @ 3 v).
11 V
输出
B 缓冲 相似物 输出 电压 从 dac b. 这 输出 放大器 有 栏杆-至-栏杆 运作.
12
同步
起作用的 低 控制 输入. 这个 是 这 框架 同步 信号 为 这 输入 数据. 当
同步
变得 低, 它 powers-在 这 sclk 和 din 缓存区 和 使能 这 输入 变换 寄存器. 数据
同步
同步
ignored 用 这 设备.
13 SCLK 串行 时钟 输入. 数据 是 clocked 在 这 输入 变换 寄存器 在 这 下落 边缘 的 这 串行 时钟
输入. 数据 能 是 transferred 在 比率 向上 至 30 mhz. 这 sclk 输入 缓存区 是 powered-向下
之后 各自 写 循环.
14 DIN 串行 数据 输入. 这个 设备 有 一个 16-位 变换 寄存器. 数据 是 clocked 在 这 寄存器 在 这
下落 边缘 的 这 串行 时钟 输入. 这 din 输入 缓存区 是 powered-向下 之后 各自 写 循环.
15 地面 涉及 要点 为 所有 电路系统 在 这 部分.
16 SDO 串行 数据 输出 那 能 是 使用 为 daisy-chaining 一个 号码 的 这些 设备 一起 或者 为
读 后面的 这 数据 在 这 变换 寄存器 为 diagnostic 目的. 这 串行 数据 输出 是 有效的 在
这 下落 边缘 的 这 时钟.
TERMINOLOGY
相关的 精度
为 这 dac, 相关的 精度 或者 integral 非线性 (inl) 是
一个 measure 的 这 最大 背离, 在 lsbs, 从 一个 笔直地
线条 passing 通过 这 真实的 endpoints 的 这 dac 转移
函数. 一个 典型 inl vs. 代号 plot 能 是 seen 在 图示 5.
差别的 非线性
差别的 非线性 (dnl) 是 这 区别 在 这
量过的 改变 和 这 完美的 1 lsb 改变 在 任何 二
调整 代号. 一个 指定 dnl 的
±
1 lsb 最大 确保
monotonicity. 这个 dac 是 有保证的 monotonic 用 设计. 一个
典型 dnl vs. 代号 plot 能 是 seen 在 图示 8.
补偿 错误
这个 是 一个 measure 的 这 补偿 错误 的 这 dac 和 这 输出
放大器. 它 是 表示 作 一个 percentage 的 这 全部-规模 范围.
增益 错误
这个 是 一个 measure 的 这 span 错误 的 这 dac. 它 是 这 devia-
tion 在 斜度 的 这 真实的 dac 转移 典型的 从 这
完美的 表示 作 一个 percentage 的 这 全部-规模 范围.
补偿 错误 逐渐变化
这个 是 一个 measure 的 这 改变 在 补偿 错误 和 改变 在
温度. 它 是 表示 在 (ppm 的 全部-规模 范围)/
°
c.
增益 错误 逐渐变化
这个 是 一个 measure 的 这 改变 在 增益 错误 和 改变 在
温度. 它 是 表示 在 (ppm 的 全部-规模 范围)/
°
c.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com