rev. 一个
AD9822
–14–
28
27
26
25
24
23
22
21
20
19
18
17
16
15
1
2
3
4
5
6
7
8
9
10
11
12
13
14
AD9822
CDSCLK1 AVDD
CDSCLK2
ADCCLK
OEB
DRVDD
DRVSS
d7 (msb)
D6
D5
D4
D3
D2
D1
d0 (lsb)
AVSS
VINR
补偿
VING
CML
VINB
CAPT
CAPB
AVSS
AVDD
SLOAD
SCLK
SDATA
3
时钟 输入
8
数据 输出
0.1
F
3
串行 接口
0.1
F
5v/3v
5V
0.1
F
0.1
F
0.1
F
0.1
F
red 输入
绿色 输入
蓝 输入
0.1
F
0.1
F 1.0
F
10
F
0.1
F
+
0.1
F
5V
0.1
F
图示 14. 推荐 电路 configuration, 3-频道 cds 模式
28
27
26
25
24
23
22
21
20
19
18
17
16
15
1
2
3
4
5
6
7
8
9
10
11
12
13
14
AD9822
CDSCLK1 AVDD
CDSCLK2
ADCCLK
OEB
DRVDD
DRVSS
d7 (msb)
D6
D5
D4
D3
D2
D1
d0 (lsb)
AVSS
VINR
补偿
VING
CML
VINB
CAPT
CAPB
AVSS
AVDD
SLOAD
SCLK
SDATA
3
时钟 输入
8
数据 输出
0.1
F
3
串行 接口
0.1
F
5v/3v
5V
0.1
F
red 输入
绿色 输入
蓝 输入
0.1
F
10
F
0.1
F
+
0.1
F
5V
0.1
F
图示 15. 推荐 电路 configuration, 3-频道 sha 模式
(相似物 输入 抽样 和 遵守 至 地面)
产品 信息
电路 和 布局 recommendations
这 推荐 电路 configuration 为 3-频道 cds
模式 运作 是 显示 在 图示 14. 这 推荐 输入
连接 电容 值 是 0.1
µ
f (看 电路 运作部分
为 更多 详细信息). 一个单独的 地面 平面 是 推荐 为 这
ad9822. 一个 独立的 电源 供应 将 是 使用 为 drvdd,
这 数字的 驱动器 供应, 但是 这个 供应 管脚 应当 安静的 是
decoupled 至 这 一样 地面 平面 作 这 rest 的 这 ad9822.
这 加载 的 这 数字的 输出 应当 是 使减少到最低限度, 也
用 使用 短的 查出 至 这 数字的 asic, 或者 用 使用 外部
数字的 缓存区. 至 降低 这 效应 的 数字的 过往旅客 在
主要的 输出 代号 transitions, 这 下落 边缘 的 cdsclk2
应当 出现 coincident 和 或者 在之前 这 rising 边缘 的
adcclk (看 计算数量 1 通过 4 为 定时). 所有 0.1
µ
F
解耦 电容 应当 是 located 作 关闭 作 可能 至
这 ad9822 管脚. 当 运行 在 单独的 频道 模式, 这
unused 相似物 输入 应当 是 grounded.
图示 15 显示 这 推荐 电路 configuration 为 3-
频道 sha 模式. 所有 的 这 在之上 仔细考虑 也 应用
为 这个 configuration, 除了 那 这 相似物 输入 信号 是
直接地 连接 至 这 ad9822 没有 这 使用 的 连接
电容. 这 相似物 输入 信号 必须 already 是 直流-片面的
在 0 v 和 2 v (看 这 电路 运作 部分 为
更多 详细信息).
: 点此下载
