AD9803
–14–
rev. 0
串行 接口 规格
MODES2
1
SDATA
选择
DAC2
DAC1
PGA
模式
A0
1
0
1
0
1
A1
1
0
1
1
0
A2
1
1
0
0
0
D0 D1 D2 D3 D4 D5 D6 D7 D8 D9
e0 e1 d0 d1 c0 c1 b0 b1 a0 a1
CLAMP
水平的
电源 向下
模式
时钟
模式
输出
模式
运作
模式
f0 f1 f2 f3 f4 f5 f6 f7 f8 f9
pga 增益 水平的 选择
g0 g1 g2 g3 g4 g5 g6 g7
h0 h1 h2 h3 h4 h5 h6 h7
m0 0 k0 j0
dac1 输入
dac2 输入
运作 和
电源 向下 模式
变换 寄存器
f-reg
f0–f9
e-reg
e0–e1
d-reg
(d) 电源 向下 模式
d0–d1
c-reg
c0–c1
b-reg
b0–b1
一个-reg
(一个) 运作 模式
a0–a1
(b) 输出 模式 (c) 时钟 模式 (e) clamp 水平的 (f) pga 增益
m-reg
m0
k-reg
(k) 外部 pga
增益 控制
k0
j-reg
j0
h-reg
h0–h7
g-reg
(g) dac1 输入
g0–g7
(h) dac2 输入 (j) 甚至-odd 补偿
纠正
(m) dac1 和 dac2
电源 向下
选择
便条
1
modes2 寄存器 位 d1 必须
是 设置 至 零.
图示 34. 内部的 寄存器 编排
rising 边缘
TRIGGERED
t
DH
t
LS
t
LH
寄存器 承载 在
rising 边缘
RNW
A0 A1 A2 D0 D1 D2 D3
D4
D5 D6 D7 D8 D9SDATA
SCK
SL
t
DS
图示 35. 串行 写 运作
SDATA
RNW
A0 A1 A2 D0 D1 D2 D3
D4
D5 D6 D7 D8 D9 XX XX
dummy 位
IGNORED
SCK
SL
图示 36. 16-位 串行 写 运作