首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251865
 
资料名称:AD9873JS
 
文件大小: 935.11K
   
说明
 
介绍:
Analog Front End Converter for Set-Top Box, Cable Modem
 
 


: 点此下载
  浏览型号AD9873JS的Datasheet PDF文件第1页
1
浏览型号AD9873JS的Datasheet PDF文件第2页
2
浏览型号AD9873JS的Datasheet PDF文件第3页
3
浏览型号AD9873JS的Datasheet PDF文件第4页
4

5
浏览型号AD9873JS的Datasheet PDF文件第6页
6
浏览型号AD9873JS的Datasheet PDF文件第7页
7
浏览型号AD9873JS的Datasheet PDF文件第8页
8
浏览型号AD9873JS的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 0
–5–
AD9873
测试
参数 温度 水平的 最小值 典型值 最大值 单位
12-位 模数转换器 特性 (持续)
动态 效能 (一个
= –0.5 db fs, f = 5 mhz)
信号-至-噪音 和 扭曲量 比率 (sinad) 全部 III 62.3 65 dB
信号-至-噪音 和 扭曲量 比率 (sinad)
3
全部 IV 67.4 dB
有效的 号码 的 位 (enob) 全部 III 10.0 10.5
有效的 号码 的 位 (enob)
3
全部 IV 10.8
信号-至-噪音 比率 (snr) 全部 III 63.3 65.3 dB
信号-至-噪音 比率 (snr)
3
全部 IV 67.4 dB
总的 调和的 扭曲量 (thd) 全部 III –77.6 –65.4 dB
总的 调和的 扭曲量 (thd)
3
全部 IV –77.6 dB
spurious 自由 动态 范围 (sfdr) 全部 III 65.7 80 dB
spurious 自由 动态 范围 (sfdr)
3
全部 IV 80 dB
差别的 阶段 25
C IV <0.1 程度
差别的 增益 25
C IV <1 LSB
video clamp 输入
输入 电压 范围 全部 IV 2 V
clamp 电流 积极的 25
C IV 1.3 毫安
clamp droop 电流 25
CIV 2
一个
clamp 水平的 补偿 程序编制 范围 25
C III 256 512 2032 LSB
clamp 水平的 决议 25
C IV 16 LSB
运输车 拒绝 过滤 带宽 (–3 db) 25
C IV 0.6 MHz
动态 效能 (一个
= –0.5 db fs, f = 5 mhz)
信号-至-噪音 和 扭曲量 比率 (sinad) 全部 IV 52 dB
有效的 号码 的 位 (enob) 全部 IV 8.34
信号-至-噪音 比率 (snr) 全部 IV 61.0 dB
总的 调和的 扭曲量 (thd) 全部 IV –53.0 dB
spurious 自由 动态 范围 (sfdr) 全部 IV 55.0 dB
差别的 阶段 25
°
C IV <0.1 程度
差别的 增益 25
°
C IV <8 LSB
频道-至-频道 分开
tx dac-至-模数转换器 分开
(5 mhz 相似物 输出)
C IV >80 dB
分开 在 tx 和 10-位 模数转换器 25
C IV >85 dB
分开 在 tx 和 12-位 模数转换器 25
C IV >90 dB
模数转换器-至-模数转换器 分开
(一个
= –0.5 db fs, f = 5 mhz)
分开 在 if12 和 video 25
C III 70 >70 dB
分开 在 if10 和 if12 25
C IV >80 dB
分开 在 q 在 和 if10 25
C IV >80 dB
分开 在 q 在 和 i 输入 25
C IV >70 dB
定时 特性
(20 pf 加载)
wake-向上 时间 n/一个 n/一个 200 t
MCLK
循环
最小 重置 pulsewidth 低 (t
RL
) n/一个 n/一个 5 t
MCLK
循环
数字的 输出 上升/下降 时间 25
C III 2.8 4 ns
tx/rx 接口
mclk 频率 (f
MCLK
)25
C III 66 MHz
txsync/txiq 设置 向上 时间 (t
SU
)25
C III 3 ns
txsync/txiq 支撑 时间 (t
HD
)25
C III 3 ns
rxsync/rxiq/如果 至 有效的 时间 (t
TV
)25
C III 5.2 ns
rxsync/rxiq/如果 支撑 时间 (t
HT
)25
C III 0.2 ns
串行 控制 总线
sclk 频率 (f
SCLK
) 全部 III 15 MHz
时钟 pulsewidth 高 (t
PWH
) 全部 III 30 ns
时钟 pulsewidth 低 (t
PWL
) 全部 III 30 ns
时钟 上升/下降 时间 全部 III 1 ms
数据/碎片-选择 建制 时间 (t
DS
) 全部 III 25 ns
数据 支撑 时间 (t
DH
) 全部 III 0 ns
数据 有效的 时间 (t
DV
) 全部 III 30 ns
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com