首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:265594
 
资料名称:DP83910AV
 
文件大小: 221.55K
   
说明
 
介绍:
CMOS SNI Serial Network Interface
 
 


: 点此下载
  浏览型号DP83910AV的Datasheet PDF文件第1页
1

2
浏览型号DP83910AV的Datasheet PDF文件第3页
3
浏览型号DP83910AV的Datasheet PDF文件第4页
4
浏览型号DP83910AV的Datasheet PDF文件第5页
5
浏览型号DP83910AV的Datasheet PDF文件第6页
6
浏览型号DP83910AV的Datasheet PDF文件第7页
7
浏览型号DP83910AV的Datasheet PDF文件第8页
8
浏览型号DP83910AV的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
20 图解
TLF9365–2
30 函数的 描述
DP83910A 组成 five 主要的 logical blocks
一个) 振荡器 发生 10 MHz transmit 时钟 信号
系统 timing
b) Manchester encoder accepts NRZ 数据
controller encodes 数据 Manchester trans-
mits differentially transceiver 通过 differ-
ential transmit driver
c) Manchester 解码器 receives Manchester 数据
transceiver converts NRZ 数据 时钟 pulses
发送 controller
d) collision 翻译 indicates 控制
存在 一个 有效的 10 MHz collision 信号 PLL
e) loopback circuitry asserted routes 数据
Manchester encoder 后面的 PLL decoder
31 振荡器
振荡器 控制 一个 20 MHz 并行的 resonant
结晶 连接 X1 X2 或者 一个 外部
时钟 X1 20 MHz 输出 振荡器 分隔
2 发生 10 MHz transmit 时钟 控制-
ler 振荡器 提供 内部的 时钟 信号
encoding 解码 circuits
如果 一个 结晶 连接 DP83910A 推荐-
ed 电路 显示
图示 1
使用
组件 使用 满足 following
结晶 XT1 并行的 resonant 结晶
序列 Resistance
s
10
X
指定 加载 Capacitance 135 pF
Accuracy 0005% (50 ppm)
C1 C2 加载 Capacitor 27 pF
resistor R1
图示 1
必需的 顺序
降低 频率 逐渐变化 预定的 改变 V
CC
供应
voltage 如果 R1 required it’s 必须 carefully 选择-
ed R1 减少 循环 gain Thus 如果 R1 制造 too
large 循环 增益 非常 减少 结晶
oscillate 如果 R1 制造 too small 正常的 变化
V
CC
导致 振动 频率 逐渐变化 输出
specification 第一 rule thumb R1
TLF9365–15
便条 1
电阻 R1 必需的 顺序 降低 频率 逐渐变化
预定的 改变 V
CC
text description
图示 1 结晶 连接 DP83910A
(看 text 组件 值)
应当 制造 equal five 时间 motional 阻抗
crystal
motional 阻抗 20 MHz crystals 通常地
范围 10
X
30
X
这个 implies 一个 合理的
R1 应当 范围 50
X
150
X
decision whether 或者 包含 R1 应当
为基础 在之上 量过的 变化 结晶 频率
各自 电路 参数 varied
符合 IEEE 8023 standard 全部 振荡器
电路 (crytsal 放大器) 必须 精确 001%
使用 一个 crystal X1 管脚 有保证的 pro-
vide 一个 TTL 兼容 逻辑 output 应当 使用
驱动 外部 标准 logic 如果 额外的 逻辑 needs
driven 然后 一个 外部 振荡器 应当 used
描述 following
32 振荡器 单元 运作
如果 设计者 wishes 使用 一个 结晶 时钟 oscillator 一个
提供 下列的 应当 employed
1) TTL 或者 CMOS 输出 一个 001% 频率 容忍
2) 40%60% 职责 循环
3)
t
2 TTL 加载 输出 驱动 (i
OL
e
32 毫安)
2
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com