20 块 图解
TLF9365–2
30 函数的 描述
这 DP83910A 组成 的 five 主要的 logical blocks
一个) 这 振荡器 发生 这 10 MHz transmit 时钟 信号
为 系统 timing
b) 这 Manchester encoder accepts NRZ 数据 从 这
controller encodes 这 数据 至 Manchester 和 trans-
mits 它 differentially 至 这 transceiver 通过 这 differ-
ential transmit driver
c) 这 Manchester 解码器 receives Manchester 数据 从
这 transceiver converts 它 至 NRZ 数据 和 时钟 pulses
和 发送 它 至 这 controller
d) 这 collision 翻译 indicates 至 这 控制 这
存在 的 一个 有效的 10 MHz collision 信号 至 这 PLL
e) 这 loopback circuitry 当 asserted routes 这 数据
从 这 Manchester encoder 后面的 至 这 PLL decoder
31 振荡器
这 振荡器 是 控制 用 一个 20 MHz 并行的 resonant
结晶 连接 在 X1 和 X2 或者 用 一个 外部
时钟 在 X1 这 20 MHz 输出 的 这 振荡器 是 分隔
用 2 至 发生 这 10 MHz transmit 时钟 为 这 控制-
ler 这 振荡器 也 提供 内部的 时钟 信号 至 这
encoding 和 解码 circuits
如果 一个 结晶 是 连接 至 这 DP83910A 它 是 推荐-
ed 那 这 电路 显示 在
图示 1
是 使用 和 那 这
组件 使用 满足 这 following
结晶 XT1 在 截 并行的 resonant 结晶
序列 Resistance
s
10
X
指定 加载 Capacitance 135 pF
Accuracy 0005% (50 ppm)
C1 C2 加载 Capacitor 27 pF
这 resistor R1 在
图示 1
将 是 必需的 在 顺序 至
降低 频率 逐渐变化 预定的 至 改变 在 这 V
CC
供应
voltage 如果 R1 是 required it’s 值 必须 是 carefully 选择-
ed R1 减少 这 循环 gain Thus 如果 R1 是 制造 too
large 这 循环 增益 将 是 非常 减少 和 这 结晶
将 不 oscillate 如果 R1 是 制造 too small 正常的 变化
在 这 V
CC
将 导致 这 振动 频率 至 逐渐变化 输出 的
specification 作 这 第一 rule 的 thumb 这 值 的 R1
TLF9365–15
便条 1
这 电阻 R1 将 是 必需的 在 顺序 至 降低 频率 逐渐变化
预定的 至 改变 在 这 V
CC
看 text description
图示 1 结晶 连接 至 DP83910A
(看 text 为 组件 值)
应当 是 制造 equal 至 five 时间 这 motional 阻抗
的 这 crystal
这 motional 阻抗 的 20 MHz crystals 是 通常地 在 这
范围 的 10
X
至 30
X
这个 implies 那 一个 合理的 值
为 R1 应当 是 在 这 范围 的 50
X
–150
X
这 decision 的 whether 或者 不 至 包含 R1 应当 是
为基础 在之上 量过的 变化 的 结晶 频率 作
各自 的 这 电路 参数 是 varied
符合 至 这 IEEE 8023 standard 这 全部 振荡器
电路 (crytsal 和 放大器) 必须 是 精确 至 001%
当 使用 一个 crystal 这 X1 管脚 是 不 有保证的 至 pro-
vide 一个 TTL 兼容 逻辑 output 和 应当 不 是 使用
至 驱动 外部 标准 logic 如果 额外的 逻辑 needs 至
是 driven 然后 一个 外部 振荡器 应当 是 used 作
描述 在 这 following
32 振荡器 单元 运作
如果 这 设计者 wishes 至 使用 一个 结晶 时钟 oscillator 一个
那 提供 这 下列的 应当 是 employed
1) TTL 或者 CMOS 输出 和 一个 001% 频率 容忍
2) 40%–60% 职责 循环
3)
t
2 TTL 加载 输出 驱动 (i
OL
e
32 毫安)
2