ds2143/ds2143q
2 的 44
能 进入. 这些 内部的 寄存器 是 使用 至 配置 这 设备 和 获得 信息 从 这 e1
link. 这 设备 全部地 满足 al l 的 这 最新的 e1 规格, 包含 ccitt g.704, g.706, 和
g.732.
1.0 介绍
这 ds2143 e1 控制 有 四 主要的 sections: 这 receive 一侧, 这 transmit 一侧, 这 线条 接口
控制, 和 这 并行的 控制 端口. 看 这 块 图解. 在 这 receive 一侧, 这 设备 将
时钟 在 这 串行 e1 stream 通过 这 rpos 和 rneg 管脚. 这 synchronizer 将 locate 这 框架 和
multiframe patterns 和 establish 它们的 各自的 positions. 这个 信息 将 是 使用 用 这 rest 的
这 receive 一侧 电路系统.
这 ds2143 是 一个 “off-line” framer, 这个 意思 那 所有 的 这 e1 串行 stream 那 变得 在 这 设备
将 来到 输出 的 它 不变. once 这 e1 数据 有 被 framed 至, 这 signaling 数据 能 是 提取.
这 二-框架 elastic store 能 也 是 使能 或者 绕过.
这 transmit 一侧 clocks 在 这 unframed e1 stream 在 tser 和 增加 在 这 framing 模式 和 这
signaling. 这 线条 接口 控制 端口 将 更新 线条 接口 设备 那 包含 一个 串行 端口. 这
并行的 控制 端口 包含 一个 多路复用 地址 和 数据 结构 这个 能 是 连接 至 也 一个
微控制器 或者 微处理器.
reader’s 便条:
这个 数据 薄板 假设 一个 particular 命名法 的 这 e1 运行 环境. 那里 是 32 8-位
timeslots 在 一个 e1 系统 这个 是 号码 0 至 31. timeslot 0 是 transmitted 第一 和 received 第一.
这些 32 timeslots 是 也 涉及 至 作 途径 和 一个 numbering scheme 的 1 至 32. timeslot 0 是
完全同样的 至 频道 1, timeslot 1 是 完全同样的 至 频道 2, 和 所以 在. 各自 timeslot (或者 channel) 是 制造
向上 的 8 位 这个 是 numbered 1 至 8. 位 号码 1 是 这 msb 和 是 transmitted 第一. 位 号码 8 是
这 lsb 和 是 transmitted last. 全部地 这个 数据 薄板, 这 下列的 abbreviations 将 是 使用:
fas 框架 排成直线 信号
CRC4 cyclical 多余 审查
CAS 频道 有关联的 signaling
CCS 一般 频道 signaling
mf multiframe
sa 额外的 位
si 国际的 位
e-位 crc4 错误 位
: 点此下载
