DS2154
14 的 87
第八 时间 时钟 [8xclk]
. 16.384 mhz 时钟 那 是 频率 锁 至 这 2.048 mhz 时钟
提供 从 这 时钟/数据 恢复 块 (如果 这 jitter attenuator 是 使能 在 这 receive 一侧) 或者 从
这 tclki 管脚 (如果 这 jitter attenuator 是 使能 在 这 transmit 一侧). 能 是 内部 无能 通过 这
test2 寄存器 如果 不 需要.
线条 接口 连接 [liuc].
系 低 至 独立的 这 线条 接口 电路系统 从 这
framer/formatter 电路系统 和 活动 这 tposi/tnegi/tclki/rposi/rnegi/ rclki 管脚. 系 高
至 连接 这 线条 接口 电路系统 至 这 framer/formatter 电路系统 和 deactivate 这
tposi/tnegi/tclki/rposi/rnegi/rclki 管脚. 当 liuc 是 系 高, 这
tposi/tnegi/tclki/rposi/rnegi/rclki 管脚 应当 是 系 低.
receive tip 和 环绕
[
rtip 和 rring].
相似物 输入 为 时钟 恢复 电路系统. 这些 管脚
连接 通过 一个 1:1 变压器 至 也 这 e1 线条. 看 部分 12 为 一个 例子.
transmit tip 和 环绕 [ttip 和 tring].
相似物 线条 驱动器 输出. 这些 管脚 连接 通过 一个
1:1.15 或者 1:1.36 步伐-向上 变压器 至 这 e1 线条. 看 部分 12 为 一个 example.
供应 管脚
数字的 积极的 供应 [dvdd].
5.0 伏特 ± 5%. 应当 是 系 至 这 rvdd 和 tvdd 管脚.
receive 相似物 积极的 供应 [rvdd].
5.0 伏特 ± 5%. 应当 是 系 至 这 dvdd 和 tvdd 管脚.
transmit 相似物 积极的 供应 [tvdd].
5.0 伏特 ± 5%. 应当 是 系 至 这 rvdd 和 dvdd
管脚.
数字的 信号 地面 [dvss].
0.0 伏特. 应当 是 系 至 这 rvss 和 tvss 管脚.
receive 相似物 信号 地面 [rvss].
0.0 伏特. 应当 是 系 至 这 dvss 和 tvss 管脚.
transmit 相似物 地面 [tvss].
0.0 伏特. 应当 是 系 至 这 rvss 和 dvss 管脚.
: 点此下载
