接受者 切换 特性
在 推荐 运行 供应 和 温度 范围 除非 否则 指定
标识 参数 最小值 典型值 最大值 单位
CLHT cmos/ttl 低-至-高 转变 时间 (
图示 3
) 2.0 3.5 ns
CHLT cmos/ttl 高-至-低 转变 时间 (
图示 3
) 1.8 3.5 ns
RSPos0 接受者 输入 Strobe 位置 为 位 0 (
图示 16
) f = 75 MHz 0.58 0.95 1.32 ns
RSPos1 接受者 输入 Strobe 位置 为 位 1 2.49 2.86 3.23 ns
RSPos2 接受者 输入 Strobe 位置 为 位 2 4.39 4.76 5.13 ns
RSPos3 接受者 输入 Strobe 位置 为 位 3 6.30 6.67 7.04 ns
RSPos4 接受者 输入 Strobe 位置 为 位 4 8.20 8.57 8.94 ns
RSPos5 接受者 输入 Strobe 位置 为 位 5 10.11 10.48 10.85 ns
RSPos6 接受者 输入 Strobe 位置 为 位 6 12.01 12.38 12.75 ns
RSKM RxIN Skew 余裕 (便条 5) (
图示 17
) f = 75 MHz 380 ps
RCOP RxCLK 输出 时期 (
图示 7
) 13.33 T 50 ns
RCOH RxCLK 输出 高 时间 (
图示 7
) f = 75 MHz 3.6 5 6.0 ns
RCOL RxCLK 输出 低 时间 (
图示 7
) 3.6 5 6.0 ns
RSRC RxOUT 建制 至 RxCLK 输出 (
图示 7
) 3.5 ns
RHRC RxOUT 支撑 至 RxCLK 输出 (
图示 7
) 3.5 ns
RCCD RxCLK 在 至 RxCLK 输出 延迟
@
25˚c, V
CC
= 3.3v (便条 6)(
图示 9
) 3.4 5.0 7.3 ns
RPLLS 接受者 阶段 锁 循环 设置 (
图示 11
)10ms
RPDD 接受者 Powerdown 延迟 (
图示 14
)1µs
便条 5:
接受者 Skew 余裕 是 定义 作 这 有效的 数据 抽样 区域 在 这 接受者 输入. 这个 余裕 takes 在 账户 这 传输者 脉冲波 positions (最小值
和 最大值) 和 这 接受者 输入 建制 和 支撑 时间 (内部的 数据 抽样 window). 这个 余裕 准许 LVDS interconnect skew, inter-标识 干扰 (两个都
依赖 在 类型/长度 的 缆索), 和 源 时钟 jitter 较少 比 250 ps.
便条 6:
总的 latency 为 这 频道 link chipset 是 一个 函数 的 时钟 时期 和 门 延迟 通过 这 传输者 (tccd) 和 接受者 (rccd). 这 总的 latency
为 这 217/287 传输者 和 218/288 接受者 是: (t + tccd) + (2
*
T + rccd), 在哪里 T
=
时钟 时期.
交流 定时 图解
ds100871-2
图示 1. “Worst Case” 测试 模式
ds100871-3
ds100871-4
图示 2. DS90CR217 (传输者) LVDS 输出 加载 和 转变 时间
ds90cr217/ds90cr218
www.国家的.com5