3
DSP56001 MOTOROLA
信号 描述
这 dsp56001 是 有 在 132 管脚 表面 挂载 (cqfp 和
pqfp) 或者 一个 88-管脚 管脚-grid 排列 包装. 它的 输入 和 输出 sig-
nals 是 有组织的 在 七 函数的 groups 这个 是 列表 在下
和 显示 在 图示 1.
端口 一个 地址 和 数据 buses
端口 一个 总线 控制
中断 和 模式 控制
电源 和 时钟
host 接口 或者 端口 b i/o
串行 communications 接口 或者 端口 c i/o
同步的 串行 接口 或者 端口 c i/o
端口 一个 地址 和 数据 总线
地址 总线 (a0-a15)
这些 三-状态 输出 管脚 具体说明 这 地址 为 外部 程序
和 数据 记忆 accesses. 至 降低 电源 消耗, a0-a15
做 不 改变 状态 当 外部 记忆 spaces 是 不 正在 交流-
cessed.
数据 总线 (d0-d23)
这些 管脚 提供 这 双向的 数据 总线 为 外部 程序 和
数据 记忆 accesses. d0-d23 是 在 这 高-阻抗 状态 当
这 总线 grant 信号 是 asserted.
端口 一个 总线 控制
程序 记忆 选择 (ps)
这个 三-状态 输出 是 asserted 仅有的 当 外部 程序 mem-
ory 是 关联. 这个 管脚 是 三-陈述 在 重置
.
数据 记忆 选择 (ds
)
这个 三-状态 输出 是 asserted 仅有的 当 外部 数据 记忆 是
关联. 这个 管脚 是 三-陈述 在 重置
.
x/y
选择 (x/y)
这个 三-状态 输出 选择 这个 外部 数据 记忆 空间 (x
或者 y) 是 关联 用 数据 记忆 选择 (ds
). 这个 管脚 是 三-stat-
ed 在 重置
.
读 使能 (rd)
这个 三-状态 输出 是 asserted 至 读 外部 记忆 在 这
数据 总线 d0-d23. 这个 管脚 是 三-陈述 在 重置
.
写 使能 (wr
)
这个 三-状态 输出 是 asserted 至 写 外部 记忆 在 这
数据 总线 d0-d23. 这个 管脚 是 三-陈述 在 重置
.
总线 要求 (br
/wt)
这 总线 要求 输入 br
准许 另一 设备 此类 作 一个 处理器
或者 dma 控制 至 变为 这 主控 的 外部 数据 总线 d0-d23
和 外部 地址 总线 a0-a15. 当 运行 模式 寄存器
(omr) 位 7 是 clear 和 br
是 asserted, 这 dsp56001 将 总是 re-
lease 这 外部 数据 总线 d0-d23, 地址 总线 a0-a15, 和 总线
控制 管脚 ps
, ds, x/y, rd, 和 wr(i. e., 端口 一个), 用 放置 这些
管脚 在 这 高-阻抗 状态 之后 执行 的 这 电流 instruc-
tion 有 被 完成.
这 br
管脚 应当 是 牵引的 向上 当 不
在 使用.
如果 omr 位 7 是 设置, 这个 管脚 是 一个 输入 那 准许 一个 外部 设备 至
强迫 wait states 在 一个 外部 端口 一个 运作 为 作 长 作 wt
是 asserted.
总线 grant (bg
/bs)
如果 omr 位 7 是 clear, 这个 输出 是 asserted 至 acknowledge 一个 外部
总线 要求 之后 端口 一个 有 被 released. 如果 omr 位 7 是 设置, 这个 管脚
是 总线 strobe 和 是 asserted 当 这 dsp accesses 端口 一个. 这个 管脚
是 三-陈述 在 重置
.
中断 和 模式 控制
模式 选择 一个/外部 中断 要求 一个 (moda/irqa),
模式 选择 b/外部 中断 要求 b (modb/irqb
)
这些 二 输入 有 双 功能: 1) 至 选择 这 最初的 碎片 oper-
ating 模式 和 2) 至 receive 一个 中断 要求 从 一个 外部
源. moda 和 modb 是 读 和 内部 latched 在 这 dsp
当 这 处理器 exits 这 重置 状态. 因此 这些 二 管脚
应当 是 强迫 在 这 恰当的 状态 在 重置. 之后 leaving 这
重置 状态, 这 moda 和 modb 管脚 automatically 改变 至 ex-
ternal 中断 requests irqa
和 irqb. 之后 leaving 这 重置 状态
这 碎片 运行 模式 能 是 changed 用 软件. irqa
和 irqb
将 是 编写程序 至 是 水平的 敏感的 或者 负的 边缘 triggered.
当 边缘 triggered, triggering occurs 在 一个 电压 水平的 和 是 不 di-
rectly related 至 这 下降 时间 的 这 中断 信号, 不管怎样, 这 prob-
能力 的 噪音 在 irqa
或者 irqbgenerating 多样的 中断 increas-
es 和 增加 下降 时间 的 这 中断 信号. 这些 管脚 是 输入
在 重置
.
重置 (重置
)
这个 施密特 触发 输入 管脚 是 使用 至 重置 这 dsp56001. 当
重置
是 asserted, 这 dsp56001 是 initialized 和 放置 在 这 重置
状态. 当 这 重置
信号 是 deasserted, 这 最初的 碎片 运行
模式 是 latched 从 这 moda 和 modb 管脚. 当 coming 输出 的
重置, deassertion occurs 在 一个 电压 水平的 和 是 不 直接地 related
至 这 上升 时间 的 这 重置 信号; 不管怎样, 这 probability 的 噪音 在
重置
generating 多样的 resets 增加 和 增加 上升 时间
的 这 重置 信号.
电源 和 时钟
电源 (vcc), 地面 (地)
那里 是 five sets 的 电源 和 地面 管脚 使用 为 这 四 groups
的 逻辑 在 这 碎片, 二 pairs 为 内部的 逻辑, 一个 电源 和 二
地面 为 端口 一个 地址 和 控制 管脚, 一个 电源 和 二 地面
为 端口 一个 数据 管脚, 和 一个 一双 为 peripherals. 谈及 至 这 管脚 作-
signments 在 这
布局 practices
部分.
端口 一个
端口 b
端口 c
host 控制
RXD
TXD
SCLK
SC0
SC1
SCK
SRD
标准
a0-a15
d0-d23
PS
DS
RD
WR
x/y
BR/wt
BG/bs
h0-h7
HA0
HA1
HA2
hr/w
HEN
HREQ
HACK
host 数据
总线
VSS
VDD
XTAL
EXTAL
重置
modb/
IRQB
moda/
IRQA
总线
控制
地址
数据
DSP56001
图示 2. 函数的 信号 groups
SCI
SSI
: 点此下载
