首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:268807
 
资料名称:DSP101JP
 
文件大小: 252.62K
   
说明
 
介绍:
DSP-Compatible Sampling Single/Dual ANALOG-TO-DIGITAL CONVERTERS
 
 


: 点此下载
  浏览型号DSP101JP的Datasheet PDF文件第8页
8
浏览型号DSP101JP的Datasheet PDF文件第9页
9
浏览型号DSP101JP的Datasheet PDF文件第10页
10
浏览型号DSP101JP的Datasheet PDF文件第11页
11

12
浏览型号DSP101JP的Datasheet PDF文件第13页
13
浏览型号DSP101JP的Datasheet PDF文件第14页
14
浏览型号DSP101JP的Datasheet PDF文件第15页
15
浏览型号DSP101JP的Datasheet PDF文件第16页
16
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
®
dsp101/102
12
当 一个 转变 command 是 received, 这 dsp101 或者
dsp102 立即 switches 这 抽样 电容 至
这 支撑 状态, 和 然后 内部 门 这 转换 时钟
至 这 一个/d appropriately. 准许 一个 最小 的 24 clkin
脉冲 在 conversions insures 那 那里 是 sufficient
时间 为 完全, 精确 conversions, 和 准许 这
输入 抽样 电容 至 全部地 acquire 这 next 样本,
regardless 的 这 定时 在 这 转变 command 和
clkin.
在 大多数 产品, clkin (管脚 10) 能 是 驱动 从 一个
50% 职责 循环 时钟 没有 效能 降级.
在 描绘 的 这 dsp101 和 dsp102, 这
效能 的 一个 号码 的 部分 是 量过的 下面
各种各样的 情况 和 一个 4.8mhz, 50% 职责 循环 输入 至
clkin 在 一个 全部 200khz 转换 比率 没有 noticeable
降级.
振荡器 输入 和 clkout
这 dsp101 或者 dsp102 能 发生 一个 33% 职责 循环
转换 时钟 输出 在 clkout (管脚 11). 这个 是
accomplished 用 dividing 用 三 一个 时钟 从 也 一个
外部 74hc-水平的 时钟 或者 从 一个 结晶 振荡器.
clkout 能 deliver
±
2ma, 和 能 是 使用 至 驱动
多样的 dsp101 或者 dsp102 clkins. 看 图示 1 为 这
至 使用 一个 外部 74hc-水平的 时钟, 驱动 这 时钟 在
至 使用 一个 结晶 振荡器 至 发生 这 转换 时钟,
谈及 至 图示 5. 连接 这 振荡器 在 osc1 和
osc2. osc2 提供 这 驱动 为 这 结晶 振荡器.
图示 7. dsp101 或者 dsp102 输入 buffering.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
10µF
10µF
0.1µf
VPOTA
VINA REF
VPOTB
VINB
150
220pF
+
7
5
6
1/2
OPA2604
Analog
输入 b
150
+
1/2
OPA2604
Analog
输入 一个
2.2µf
2.2µf
–5V
+5V
3
2
4
8
220pF
dsp101 或者 dsp102
(1)
+
+
+
+
1
leave 输出 在 dsp101
(1)
便条: (1) 在 dsp101, 管脚 25 是 不 internally
连接. 管脚 26 必须 安静的 是 绕过 with
这 10µf tantalum 电容.
如果 clkout 是 不 使用, 两个都 它 和 osc2 应当 是 left
tag 特性
图示 4 显示 这 implementation 的 这 tag 特性 在
这 dsp101 和 dsp102. 当 一个 转变 command 是
received, 这 内部的 变换/加载 信号 负载 转换
结果 数据 在 这 输出 变换 寄存器 同步的 至
在 tag (在 这 dsp101) 或者 在 taga 和 tagb (在 这
dsp102) 将 是 clocked 在 这 输出 变换 寄存器 在 这
rising edges 的 xclk. 自从 这个 是 一个 18-位 变换 寄存器,
这 数据 输入 在 这 tag 线条 将 是 输出 在 sout
(dsp101) 或者 souta 和 soutb (dsp102) delayed 用 18
这 tag 特性 能 是 使用 在 各种各样的 方法. 这 tag
输入 能 是 系 高 或者 低 至 differentiate 在
二 转换器 在 一个 系统. 作 discussed 在 这 产品
部分 在下, 这 tag 特性 能 是 使用 至 append 至 这
串行 输出 数据 文字 信息 在 多路调制器 频道
地址, 或者 其它 数字的 数据 related 至 这 输入 信号 (此类
作 这 设置 在 一个 可编程序的 增益 放大器.) 另一
选项 将 是 至 daisy-chain 多样的 dsp101 或者 dsp102
转换器, linking 这 串行 输出 的 一个 至 这 tag 输入
的 这 next. 这个 能 使简化 这 传递 的 数据 从
dsp102 cascade 模式
如果 管脚 22 (casc) 是 系 高, 这 dsp102 将 是 在 这
cascade 模式. 在 这个 模式, 当 一个 转变 command 是
received, 这 dsp102 将 transmit 一个 32-位 数据 文字 在 管脚
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com