E
intel strataflash™ 记忆 技术, 32 和 64 mbit
5
进步 信息
1.0 产品 overview
这 intel strataflash™ 记忆 家族 包含
高-密度 memories 有组织的 作 8 mbytes 或者
4 mwords (64-mbit) 和 4 mbytes 或者 2 mwords
(32-mbit). 这些 设备 能 是 accessed 作 8- 或者
16-位 words. 这 64-mbit 设备 是 有组织的 作
sixty-四 128-kbyte (131,072 字节) 擦掉 blocks
当 这 32-mbits 设备 包含 thirty-二 128-
kbyte 擦掉 blocks. blocks 是 selectively 和
individually lockable 和 unlockable 在-系统.
看 这 记忆 编排 在 图示 5.
一个 一般 flash 接口 (cfi) 准许 软件
algorithms 至 是 使用 为 全部 families 的
设备. 这个 准许 设备-独立, 电子元件工业联合会
id-独立, 和 向前- 和 backward-
兼容 软件 支持 为 这 指定 flash
设备 families. flash vendors 能 standardize
它们的 存在 接口 为 长-期 兼容性.
scaleable command 设置 (scs) 准许 一个 单独的,
简单的 软件 驱动器 在 所有 host 系统 至 工作
和 所有 scs-一致的 flash 记忆 设备,
独立 的系统-水平的 包装 (e.g.,
记忆 card, simm, 或者 直接-至-板 放置-
ment). additionally, scs 提供 这 最高的
系统/设备 数据 转移 比率和 降低
设备 和 系统-水平的 implementation costs.
一个 command 用户 接口 (cui) serves 作 这
接口 在 这系统 处理器 和
内部的 运作 的 这 设备. 一个 有效的 command
sequence 写 至 这 cui initiates 设备
automation. 一个 内部的 写 状态 机器
(wsm) automatically executes 这 algorithms 和
timings 需要 为 块 擦掉, 程序, 和
锁-位 配置 行动.
一个 块 擦掉 运作 erases 一个 的 这 设备的
128-kbyte blocks 典型地 在里面一个 second—
独立 的 其它 blocks. 各自 块 能 是
independently erased 10,000 时间. 块 擦掉
suspend 模式 准许系统 软件 至 suspend
块 擦掉 至 读 或者 程序 数据 从 任何
其它 块.
各自 设备 包含 一个 写 缓存区 的
32 字节 (16 words) 至 准许 最佳的
程序编制 效能. 用 使用 这 写
缓存区, 数据 是 编写程序 在 缓存区 increments.
这个 特性 能 改进 系统 程序
效能 用 向上 至 20 时间 在 非 写
缓存区 写.
单独的 块 locking 使用 一个 结合体 的 位,
块 锁-位 和 一个 主控 锁-位, 至 锁 和
unlock blocks. 块 锁-位 门 块 擦掉
和 程序 行动 当 这 主控 锁-位
门 块 锁-位 修改. 三 锁-位
配置 行动 设置 和 clear 锁-位
(设置 块 锁-位, 设置 主控 锁-位, 和
clear 块 锁-位 commands).
这 状态 寄存器 indicates 当 这 wsm’s
块 擦掉, 程序, 或者 锁-位 配置
运作 是 finished.
这 sts (状态) 输出 给 一个 额外的
指示信号 的 wsm activity 用 供应 两个都 一个
硬件 信号 的 状态 (相比 软件 polling)
和 状态 masking (中断 masking 为
background 块 擦掉, 为 例子). 状态
indication 使用 sts 降低 两个都 cpu
overhead 和系统 电源 消耗量.当
配置 在 水平的 模式 (default 模式), 它 acts 作
一个 ry/by# 管脚. 当 低, sts indicates 那 这
wsm 是 performing 一个 块 擦掉, 程序, 或者
锁-位 配置. sts-高 indicates 那 这
wsm 是 准备好 为 一个 新 command, 块 擦掉 是
suspended (和 程序编制 是 inactive), 或者 这
设备 是 在 重置/电源-向下 模式. additionally,
这 配置 command 准许 这 sts 管脚 至
是 配置 至 脉冲波 在 completion 的
程序编制 和/或者 块 erases.
三 ce 管脚 是 使用 至 使能 和 使不能运转 这
设备. 一个 唯一的 ce 逻辑 设计 (看 表格 2,
碎片 使能 真实 表格
) 减少 解码器 逻辑
典型地 必需的 为 multi-碎片 设计. 外部
逻辑 是 不 必需的 当 designing 一个 单独的 碎片,
一个 双 碎片, 或者 一个 4-碎片 小型的 card 或者 simm
单元.
这 byte# 管脚 准许 也 x8 或者 x16 读/写
至 这 设备. byte# 在 逻辑 低 选择 8-位
模式; 地址 一个
0
选择 在 这 低 字节
和 高 字节. byte# 在 逻辑 高 使能 16-位
运作; 地址 一个
1
变为 这 最低 顺序
地址 和 地址 一个
0
是 不 使用 (don’t 小心). 一个
设备 块 图解 是 显示 在 图示 1.
当 这 设备 是 无能 (看 表格 2,
碎片
使能 真实 表格
) 和 这 rp# 管脚 是 在 v
CC
, 这
备用物品 模式 是 使能. 当 这 rp# 管脚 是 在
地, 一个 更远 电源-向下 模式 是 使能
这个 降低 电源 消耗量 和 提供
写 保护 在 重置. 一个 重置 时间 (t
PHQV
)
是 必需的 从 rp# 切换 高 直到 输出
: 点此下载
