sprs087e −二月 1999 − 修订 january 2004
16
邮递 办公室 盒 1443
•
houston, 德州 77251−1443
PAGE0− page3选择 线条
至 facilitate simpler 和 高等级的 速 连接 至 外部 设备, 这 tms320vc33 包含 四
predecoded选择管脚 那 有 这 一样 timings 作 strb
. 这些 管脚 是 解码 从 a22, a23, 和 strb
和 是 起作用的 仅有的 在 外部 accesses 在 这 范围 显示 在 表格 3. 所有 外部 总线 accesses 是
控制 用 一个 单独的 总线 控制 寄存器.
表格 3. page0
− page3范围
开始 终止
PAGE0 0x000000 0x3FFFFF
PAGE1 0x400000 0x7FFFFF
PAGE2 0x800000 0xBFFFFF
PAGE3 0xC00000 0xFFFFFF
使用 外部 逻辑 和 这 准备好管脚
这 关键 至 designing 外部 wait-状态 逻辑 是 这 内部的 总线 控制 寄存器 和 有关联的 内部的 逻辑
那logically 结合 这 外部 准备好
管脚 和 这 更 faster 在-碎片 总线 控制 逻辑. 这个 essentially
准许慢 外部 逻辑 至 interact 和 这 总线 当 容易地 meeting 这 准备好
输入 timings. 它 是 也 相关的
至 mention 那 这 联合的 准备好 信号 是 抽样 在 这 rising 边缘 的 这 内部的 h1 时钟. 请 谈及
至 图示 8 为 这 下列的 examples.
例子 1
一个 简单的 0 或者 wtcnt wait-状态 解码器 能 是 创建 用 simply tying 一个 地址 线条 后面的 至 这 准备好
管脚 和 selecting 这 和 选项. 当 这 系 后面的 地址 是 低, 这 总线 runs 和 0 wait states. 当 这
系 后面的 地址 是 高, 这 总线 将 是 控制 用 这 内部的 wait-状态 计数器.
用 enabling 这 bank 对比 逻辑, 恰当的 运作 是 更远 保证 用 inserting 一个 无效的 循环 在之前 一个 读
在 这 next bank 是 执行 (写 是 不 前-扩展). 这个 extra 时间 能 也 是 使用 用 外部 逻辑
至 影响 这 反馈 path.
例子 2
一个 n−wtcnt 最小 wait-状态 解码器 能 也 是 创建 用 tying 后面的 一个 地址 线条 至 准备好
和
logicallyoring 它 和 这 内部的 bank 对比 和 wait 计数 信号. 当 这 地址 管脚 是 低, 总线 定时
是 决定 用 这 内部的 wtcnt 和 bnkcmp settings. 当 这 地址 线条 是 高, 这 总线 能 run
非 faster 比 这 wtcnt 计数器 和 是 扩展 作 长 作 准备好
是 使保持 高.