初步的 信息
xpressflow-2020 序列 –
EA218E
ethernet 转变 chipset
8-端口 10mb ethernet 进入 控制
© 1998
zarlink 半导体, 公司
7 rev.2.1 – 二月, 1999
1.3
管脚 涉及 表格:
(352 管脚 bga)
管脚 # 信号 名字 管脚 # 信号 名字 管脚 # 信号 名字 管脚 # 信号 名字 管脚 # 信号 名字
F26 p_a[1] C18 s_d[13] E3 l_d[7]
V1 t3_col
T2 t_d[7]
G24 p_a[2] B17 s_d[14] E1 l_d[8]
V3 t3_fd
R1 t_d[8]
E25 p_a[3] A18 s_d[15] F2 l_d[9]
Y2 t3_lpbk
P3 t_d[9]
E26 p_a[4] B18 s_d[16] F3 l_d[10]
Y1 t3_txd
R2 t_d[10]
F24 p_a[5] C19 s_d[17] F1 l_d[11]
W1 t3_txen
N3 t_d[11]
D25 p_a[6] A19 s_d[18] G2 l_d[12]
W2 t3_txc P1 t_d[12]
D26 p_a[7] B19 s_d[19] G1 l_d[13]
AC1 t3_rxc
P2 t_d[13]
E24 p_a[8] C20 s_d[20] G3 l_d[14]
AC2 t3_rxd
M3 t_d[14]
C25 p_a[9] A20 s_d[21] H2 l_d[15]
AF7 t4_lnk
N1 t_d[15]
D24 p_a[10] B20 s_d[22] H1 l_d[16]
AD7 t4_crs
C26 p_a[11] A21 s_d[23] H3 l_d[17]
AE8 t4_col
D6 VDD
F25 p_ads# C21 s_d[24] J2 l_d[18]
AE9 t4_fd
D11 VDD
G26 p_cs# D20 s_d[25] J1 l_d[19]
AF9 t4_lpbk
D16 VDD
H25 p_rwc B21 s_d[26] K2 l_d[20]
AE10 t4_txd
D21 VDD
G25 p_bs16# A22 s_d[27] / p_c[4] J3 l_d[21]
AD8 t4_txen
F4 VDD
J24 p_rdy# C22 s_d[28] / p_c[3] K1 l_d[22]
AF8 t4_txc F23 VDD
J26 p_rst# B22 s_d[29] / p_c[2] K4 l_d[23]
AF10 t4_rxc
L4 VDD
H26 p_int
A23 s_d[30] / p_c[1] L2 l_d[24]
AD9 t4_rxd
L23 VDD
K24 p_clk C23 s_d[31] / p_c[0] K3 l_d[25]
AE11 t5_lnk
T4 VDD
P25 p_d[0] L1 l_d[26]
AD10 t5_crs
T23 VDD
P26 p_d[1] A11 l_a[2] M2 l_d[27]
AF11 t5_col
AA4 VDD
R24 p_d[2] B10 l_a[3] M1 l_d[28]
AD11
t5_fd
AA23 VDD
N25 p_d[3] C11 l_a[4] L3 l_d[29]
AE13
t5_lpbk
AC6 VDD
N26 p_d[4] A10 l_a[5] N2 l_d[30]
AF13 t5_txd
AC11 VDD
P24 p_d[5] D10 l_a[6] M4 l_d[31]
AF12 t5_txen
AC16 VDD
M25 p_d[6] B9 l_a[7] AE12 t5_txc AC21 VDD
N24 p_d[7] C10 l_a[8] AB3 t0_lnk
AE14 t5_rxc
A1 地
M26 p_d[8] A9 l_a[9] AD2 t0_crs AD12 t5_rxd
A2 地
L25 p_d[9] B8 l_a[10] AC3 t0_col AF14 t6_lnk
A26 地
M24 p_d[10] A8 l_a[11] AE3 t0_fd
AD13 t6_crs
B2 地
L26 p_d[11] C9 l_a[12] AF3 t0_lpbk
AE15 t6_col
B25 地
K25 p_d[12] B7 l_a[13] AE4 t0_txd AE16 t6_fd
B26 地
L24 p_d[13] D8 l_a[14] AF2 t0_txen AD15 t6_lpbk
C3 地
K26 p_d[14] A7 l_a[15] AD1 t0_txc AF16 t6_txd
C24 地
J25 p_d[15] C8 l_a[16] AE7 t0_rxc AF15 t6_txen
D4 地
B6 l_a[17] AF6 t0_rxd AD14 t6_txc D9 地
D13 s_clk A6 l_a[18] AE21 t1_lnk
AD16 t6_rxc
D14 地
A13 s_ovld# C7 l_a[19] / oe[3]# AF21 t1_crs AE17 t6_rxd
D19 地
B23 s_hpreq# D5 l_oe[2]# AD20 t1_col AF17 t7_lnk
D23 地
A24 s_req# A5 l_oe[1]# AD21 t1_fd
AE18 t7_crs
H4 地
B24 s_gnt# A3 l_oe[0] AE23 t1_lpbk
AD17 t7_col
J23 地
B12 s_msgen# D7 l_we[3]# AF23 t1_txd AF19 t7_fd
N4 地
A12 s_eof# E4 l_we[2]# AF22 t1_txen AD18 t7_lpbk
P23 地
C14 s_irdy B5 l_we[1]# AE22 t1_txc AE20 t7_txd
V4 地
C13 s_tabt# C4 l_we[0]# AC24 t1_rxc AE19 t7_txen
W23 地
B13 s_d[0] C6 l_bwe[3]# AC25 t1_rxd AF18 t7_txc AC4 地
C15 s_d[1] B4 l_bwe[2]# AB25 t2_lnk
AD19 t7_rxc
AC8 地
A14 s_d[2] A4 l_bwe[1]# AB24 t2_crs
AF20 t7_rxd
AC13 地
D15 s_d[3] C5 l_bwe[0]# AB26 t2_col
AC18 地
B14 s_d[4] B3 l_adsc# AA26 t2_fd
A25 t_模式
AC23 地
C16 s_d[5] G4 l_clk Y26 t2_lpbk
AD3 地
A15 s_d[6] B1 l_d[0]
W25 t2_txd
U4 t_d[0]
AD24 地
B15 s_d[7] C2 l_d[1]
AA24 t2_txen
U1 t_d[1]
AE1 地
A16 s_d[8] C1 l_d[2]
AA25 t2_txc T3 t_d[2]
AE2 地
C17 s_d[9] D2 l_d[3]
U24 t2_rxc
U2 t_d[3]
AE25 地
B16 s_d[10] D3 l_d[4]
T25 t2_rxd
R4 t_d[4]
AF1 地
D17 s_d[11] D1 l_d[5]
V2 t3_lnk
T1 t_d[5]
AF25 地
A17 s_d[12] E2 l_d[6]
U3 t3_crs
R3 t_d[6]
便条:
输出 信号 和 可编程序的 极性.
输入 或者 输出 管脚 和 弱 内部的 拉 向上 电阻器 (50k 至 100k ohms 各自)
这些 管脚 是 保留 为 内部的 使用 仅有的. 它们 应当 是 left unconnected.