str71xf - 介绍
12/49
12 E2 p2.3/cs.3 i/o
pu
2)
C
T
8mA X X 端口 2.3
外部 记忆 接口: 选择 记忆
bank 4 输出
13 E3 p2.4/一个.20 i/o
pd
3)
C
T
8mA X X 端口 2.4
外部 记忆 接口: 地址 总线14 E4 p2.5/一个.21 i/o
pd
3)
C
T
8mA X X 端口 2.5
15 F1 p2.6/一个.22 i/o
pd
3)
C
T
8mA X X 端口 2.6
16 G1 BOOTEN I C
T
激励 控制 输入. 使能抽样 的 boot[1:0] 管脚
17 E5 p2.7/一个.23 i/o
pd
3)
C
T
8mA X X 端口 2.7 外部 记忆 接口: 地址 总线
18 F2 p2.8 i/o pu C
T
X 4mA X X 端口 2.8 外部 中断 int2
19 F4 n.c. 不 连接 (不 绑定)
20 F5 n.c. 不 连接 (不 绑定)
21 F3 V
SS
S 地面 电压 为 数字的 i/os
22 F6 V
33
S 供应 电压 为 数字的 i/os
23 G2 p2.9 i/o pu C
T
X 4mA X X 端口 2.9 外部 中断 int3
24 G3 p2.10 i/o pu C
T
X4mA X X
端口
2.10
外部 中断 int4
25 G4 p2.11 i/o pu C
T
X4mA X X
端口
2.11
外部 中断 int5
26 H1 p2.12 i/o pu C
T
4mA X X
端口
2.12
27 J1 p2.13 i/o pu C
T
4mA X X
端口
2.13
28 G5 p2.14 i/o pu C
T
4mA X X
端口
2.14
29 K1 p2.15 i/o pu C
T
4mA X X
端口
2.15
30 L1 JTDI I T
T
jtag 数据 输入. 外部 拉-向上 必需的.
31 H2 JTMS I T
T
jtag 模式 选择 输入. 外部 拉-向上 必需的.
32 H3 JTCK I C
jtag 时钟 输入. 外部 拉-向上 或者 拉-向下 re-
quired.
33 H4 JTDO O 8mA X jtag 数据 输出.
便条:
重置 状态 = hiz.
34 J2 JTRST
它
T
jtag 重置 输入. 外部 拉-向上 必需的.
35 J3 NU 保留, 必须 是 强迫 至 地面.
36 K2 测试 保留, 必须 是 强迫 至 地面.
37 L3 n.c. 不 连接 (不 绑定)
38 L2 测试 保留, 必须 是 强迫 至 地面.
39 M1 n.c. 不 连接 (不 绑定)
表格 3. str710 管脚 描述
管脚 n°
管脚 名字
类型
输入 重置 状态
1)
输入 输出
起作用的 在 stdby
主要的
函数
(之后
重置)
Alternate 函数
TQFP144
BGA144
输入 水平的
中断
能力
OD
PP