5
表格 1 - 管脚 定义 为 hdmp-0552. 谈及 至 图示 4 为 管脚 布局
管脚 名字 管脚 管脚 类型 管脚 描述
模式_dv 24 i-lvttl
数据 有效的 发现 模式
: 至 准许 数据 有效的 发现, float 模式_dv
高. 至 配置 碎片 为 "cdr anywhere" 能力, 连接 mode_dv
至 地 通过 一个 1 k
W
电阻.
FSEL 25 i-lvttl
框架 选择:
至 配置 单独的-框架 运作 的 这 数据 有效的 和
振幅 有效的 发现 电路, 连接 fsel 至 地 通过 一个 1 k
W
电阻. 至 配置 multi-框架 (4-框架) 运作 的 这 数据 有效的 和
振幅 有效的 发现 电路, float fsel 高.
fm_node[0]_dv 23 o-lvttl
数据 有效的:
indicates 有效的 fibre 频道 数据 在 这 fm_node[0]± 输入
当 高. indicates 也 run 长度 violation 错误 或者 非 comma 发现
当 低.
fm_node[0]_av 59 o-lvttl
振幅 有效的:
indicates 可接受的 信号 振幅 在 这
fm_node[0]± 输入.
至_node[0]+
至_node[0]-
至_node[1]+
至_node[1]-
至_node[2]+
至_node[2]-
至_node[3]+
至_node[3]-
至_node[4]+
至_node[4]-
57
56
32
31
35
34
44
43
47
46
hs_输出
串行 数据 输出:
高-速 输出 至 一个 hard disk 驱动 或者 至 一个 缆索
输入.
fm_node[0]+
fm_node[0]-
fm_node[1]+
fm_node[1]-
fm_node[2]+
fm_node[2]-
fm_node[3]+
fm_node[3]-
fm_node[4]+
fm_node[4]-
54
53
29
28
38
37
41
40
51
50
hs_在
串行 数据 输入:
高-速 输入 从 一个 hard disk 驱动 或者 从 一个 缆索
输出.
bypass[0]-
bypass[1]-
bypass[2]-
bypass[3]-
bypass[4]-
55
30
36
42
49
i-lvttl
绕过 输入:
为 "disk 绕过" 模式, 连接 bypass[n]- 至 地
通过 一个 1 k
W
电阻. 为 "disk 在 循环" 模式, float high.
cdr_sel 10 i-lvttl
cdr 选择:
至 配置 这 碎片 和 这 cdr 绕过, 连接 cdr_sel
至 地 通过 一个 1 k
W
电阻. 至 配置 这 碎片 和 这 cdr 在 这
循环, float cdr_sel 高.
cdr_比率 11 i-sstl2
cdr 比率:
至 配置 这 碎片 为 1 gbd 运作, 连接 cdr_比率 至
地 通过 一个 1 k
W
电阻. 至 配置 这 碎片 为 2 gbd 运作,
float cdr_比率 高.
ref_比率 12 i-lvttl
涉及 比率:
float ref_比率 高 为 一个 涉及 比率 的 106.25 mhz
和 连接 ref_比率 至 地 通过 一个 1 k
W
电阻 为 一个 涉及 比率 的
53.125 mhz.
REFCLK 14 i-lvttl
涉及 时钟:
一个 用户-有提供的 时钟 涉及 使用 为 频率
acquisition 在 这 时钟 和 数据 恢复 (cdr) 电路.
CPLL1
CPLL0
16
17
C
C
循环 过滤 电容:
一个 循环 过滤 电容 为 这 内部的 时钟 和 数据
恢复 (cdr) 电路 必须 是 连接 横过 这 cpll1 和 cpll0 管脚.
推荐 值 是 0.1 µf.
eq_sel 61 i-lvttl
equalizer 选择:
准许 用户 至 选择/deselect equalization 在 任何 输入.
: 点此下载
