3-239
这 计算 的 这 decimation 因素 取决于 在 whether
这 输出 样本 比率 是 fixed 或者 调整 dynamically. 为 一个
fixed 样本 比率, 这 decimation 因素 是 equal 至 这 divisor
承载 在 这 可编程序的 分隔物. 为 例子, 如果 这
分隔物 是 配置 和 一个 divisor 的 8, 这 decimation 因素
是 8 (i.e., 这 输出 数据 比率 是 f
s
/8). 如果 这 decimation 因素
是 调整 dynamically, 它 是 一个 函数 的 两个都 这
可编程序的 divisor 和 这 频率 的 carry outs 从
这 re-sampler nco (f
CO
) 作 给 用:
decimation 因素 =
(可编程序的 divisor) x f
s
/f
CO
(eq. 10)
为 例子, 如果 这 可编程序的 divisor 是 8 和 f
s
/f
CO
=
40, 这 decimation 因素 将 是 320.
便条: 这 cic filter architecture 仅有的 支持
decimation factors 向上 至 4096.
这 阶段 accumulator 在 这 re-sampler nco 发生
这 carry outs 使用 至 时钟 这 可编程序的 分隔物. 这
频率 在 这个 carry outs 是 发生 (f
CO
) 是
决定 用 这 值 承载 在 这 sampler 中心
频率 (scf) 和 sampler 补偿 频率 (sof)
寄存器. 这 relationship 在 这 值 承载 在
这些 寄存器 和 这 频率 的 这 carry outs 是 给 用:
F
CO
= f
s
x (scf + sof)/2
32
(eq. 11)
在哪里 f
s
是 这 输入 样本 比率 的 这 低 通过 过滤
部分, scf 是 这 32-位 值 承载 在 这 sampler
中心 频率 寄存器, 和 sof 是 这 32-位 值
承载 在 这 样本 补偿 频率 寄存器. 这 scf
寄存器 是 承载 通过 这 微处理器 接口 (看
微处理器 接口 部分), 和 这 sof 寄存器 是
承载 serially 通过 这 SOF 和 SOFSYNC 输入 (看 串行
输入 部分). 这 样本 比率 f
s
是 一个 函数 的 这 输入
控制 模式. 如果 这 控制 是 在 Gated 输入 模式, F
s
是
这 频率 和 这个
ENI 是 asserted. 在 Interpolated 输入
模式, f
s
是 这 clk 频率 (看 输入 控制 部分).
这 carry 输出 和 5 的 这 大多数 significant 8 位 的 这
NCO’s 阶段 accumulator 是 输出 至 控制 一个 resampling
filter 此类 作 这 hsp43168. 这 resampling filter 能 是
使用 至 提供 finer 时间 (标识 阶段) 决议 比
能 是 达到 用 这 抽样 时钟 alone. 这个 将 是
需要 至 改进 transmit/receive 定时 或者 更好的, 排整齐 一个
matched filter’s impulse 回馈 和 这 标识
boundaries 的 一个 baseband 波形 在 高 标识 比率.
这 carry 输出 的 这 nco’s 阶段 accumulator 是 输出 在
sstrb, 和 一个 window 的 5 的 这 8 大多数 significant 8 位 的
这 阶段 accumulator 是 输出 在 sph0-4.
输出 formatter
这 输出 formatter 支持 也 文字 并行的 或者 位
串行 输出 模式. 这 输出 能 是 选择 至 有 一个
二’s complement 或者 补偿 二进制的 format. 这 configuration
是 选择 用 加载 这 i/o formatting/控制 寄存器
(看 表格 10).
在 并行的 输出 模式, 这 在-阶段 和 quadrature
样本 是 输出 同时发生地 在 比率 向上 至 这
最大 clk. 这 DATARDY 输出 是 asserted 在 这 first
clk 循环 那 新 数据 是 有 在 iout0-9 和
qout0-9 作 显示 在 图示 14. 输出 使能 (
oei,
oeq) 是 提供 至 individually 三-状态 iout0-9 和
qout0-9 为 输出 multiplexing.
当 位 串行 输出 是 选择, 二 串行 输出 模式 是
提供, 同时发生的 i/q 模式 和 i followed 用 q 模式.
在 同时发生的 i/q 模式, 这 10-位 i 和 q 样本 是
输出 同时发生地 在 iout0 和 qout0 作 显示 在
图示 15. 在 i followed 用 q 模式, 两个都 样本 是 输出
在 iout0 和 i 样本 followed 用 q 样本 作 显示 在
图示 16. 在 这个 模式, 这 i 和 q 样本 是 packed 在
独立的 16-位 串行 words (10 数据 位 + 6 零 位). 这
10 数据 位 是 这 10 msbs 的 这 串行 文字, 和 这 i
样本 是 differentiated 从 这 q 样本 用 一个 1 在 这 lsb
位置 的 这 16-位 数据 文字. 一个 持续的 串行 输出
时钟 是 提供 在 iout9 这个 是 获得 用 dividing 这
变换 reg
REG
SOF
SOFSYNC
32
32
0
sof 使能
†
0
加载
SAMPLER
中心
频率
†
32-位 adder
carry 输出
sph0-4
SHIFTER
5
32
模式
†
SSTRB
加载
SOF
SCF
re-sampler
可编程序的
分隔物
至 decimating 过滤
NCO
REG
REG
REG
REG MUX
同步
同步
MUX
+
†
控制 通过 微处理器 接口.
图示 13. re-sampler
MUX
CLK
样本 阶段
输出 控制
†
同步
DATARDY
8
NCO
†
RESAMPLER
在 cf
写
CLK
DATARDY
iout9-0/
qout9-0
便条: datardy 将 是 编写程序 起作用的 高 或者 低.
图示 14. 并行的 输出 定时
HSP50110
: 点此下载
