i960
®
rx i/o 处理器 在 3.3 v
进步 信息
3
2.1 关键 函数的 单位
2.1.1 pci-至-pci 桥 单位
这 pci-至-pci 桥 单位 (涉及 至 作 “bridge”)
connects 二 独立 pci buses. 它 是 全部地
一致的 和 这
pci-至-pci 桥 architecture
规格
修订 1.0 发行 用 这 pci
特定的 interest 组. 它 准许 确实 总线 transac-
tions 在 一个 pci 总线 至 是 forwarded 至 这 其它
pci 总线. 专心致志的 数据 queues 支持 高 perfor-
mance 带宽 在 这 pci buses. 这 i960
®
Rx
i/o 处理器 在 3.3 v 支持 pci 64-位 双
地址 循环 (dac) 寻址.
这 桥 有 专心致志的 pci 配置 空间
那 是 accessible 通过 这 primary pci 总线.
2.1.2 private pci 设备 支持
一个 关键 设计 特性 是 那 这 80960rx explicitly
支持 private pci 设备 在 这 secondary pci
总线 没有 正在 发现 用 pci 配置 软-
ware. 这 桥 和 地址 转变 单位 工作
一起 至 hide private 设备 从 pci configura-
tion 循环 和 准许 这些 设备 至 使用 一个 private
pci 地址 空间. 这 地址 转变 单位
使用 正常的 pci 配置 循环 至 配置
这些 设备.
2.1.3 dma 控制
这 dma 控制 支持 低-latency, 高-
throughput 数据 transfers 在 pci 总线 agents
和 80960 local 记忆. 三 独立的 dma
途径 accommodate 数据 transfers: 二 为
primary pci 总线, 一个 为 这 secondary pci 总线.
这 dma 控制 支持 chaining 和
unaligned 数据 transfers. 它 是 可编程序的 仅有的
通过 这 i960 核心 处理器.
2.1.4 地址 转变 单位
这 地址 转变 单位 (atu) 准许 pci
transactions 直接 进入 至 这 80960rx local
记忆. 这 80960rx 有 直接 进入 至 两个都 pci
buses. 这 atu 支持 transactions 在 pci
地址 空间 和 80960rx 地址 空间.
地址 转变 是 控制 通过 程序-
mable 寄存器 accessible 从 两个都 这 pci inter-
面向 和 这 80960 核心. 双 进入 至 寄存器
准许 flexibility 在 mapping 这 二 地址 spaces.
2.1.5 messaging 单位
这 messaging 单位 (mu) 提供 数据 转移
在 这 pci 系统 和 这 80960rx. 它 使用
中断 至 notify 各自 系统 当 新 数据
arrives. 这 mu 有 四 messaging mechanisms.
各自 准许 一个 host 处理器 或者 外部 pci 设备
和 这 80960rx 至 communicate 通过 message
passing 和 中断 一代. 这 四 mecha-
nisms 是 message 寄存器, doorbell 寄存器,
圆形的 queues, 和 index 寄存器.
2.1.6 记忆 控制
这 记忆 控制 准许 直接 控制 的
外部 记忆 系统, 包含 dram, sram,
只读存储器 和 flash 记忆. 它 提供 一个 直接 连接
接口 至 记忆 那 典型地 做 不 需要
外部 逻辑. 它 特性 可编程序的 碎片 选择,
一个 wait 状态 发生器 和 字节 parity. 外部
记忆 能 是 配置 作 pci addressable
记忆 或者 private 处理器 记忆.
2.1.7 I
2
c 总线 接口 单位
这 i
2
c (inter-整体的 电路) 总线 接口 单位
准许 这 80960 核心 至 提供 作 一个 主控 和
从动装置 设备 residing 在 这 i
2
c 总线. 这 i
2
c 总线 是
一个 串行 总线 开发 用 飞利浦 半导体
consisting 的 一个 二 管脚 接口. 这 总线 准许 这
80960rx 至 接口 至 其它 i
2
c peripherals 和
微控制器 为 系统 管理 功能.
它 需要 一个 最小 的 硬件 为 一个 economical
系统 至 接转 状态 和 可靠性 信息 在
这 i/o subsystem 至 一个 外部 设备. 为 更多
信息, 看
I
2
c peripherals 为 微控制器
(飞利浦 半导体)
2.1.8 i/o apic 总线 接口 单位
这 i/o apic 总线 接口 单位 提供 一个 inter-
面向 至 这 三-线 先进的 可编程序的
中断 控制 (apic) 总线 那 准许 i/o apic
emulation 在 软件. 中断 messages 能 是
sent 在 这 总线 和 eoi messages 能 是 received.
: 点此下载
