9-29
系统 接合, icm7228c 和 icm7228d
这 icm7228c/d 设备 是 直接地 兼容 和 这
architecture 的 大多数 微处理器 系统. 它们的 快
切换 特性 制造 它 可能 至 进入 它们 作 一个
记忆 编排 i/o 设备 和 非 wait 状态 需要 在
大多数 微控制器 系统. 所有 这 icm7228c/d 输入,
excluding hexa/代号 b/关闭, 特性 一个 250ns 最小值-
imum 建制 和 0ns 支撑 时间 和 一个 200ns 最小 写
脉冲波. 输入 逻辑 水平 是 ttl 和 cmos 兼容. 图-
ure 10 显示 一个 generic 方法 的 驱动 这 icm7228c/d
从 一个 微处理器 总线. 至 这 微处理器, 这 8
字节 的 这 显示 内存 呈现 至 是 8 独立的 i/o loca-
tions. 加载 这 icm7228c/d 是 quite 类似的 至 一个 标准
记忆 写 循环. 这 地址 的 这 数字 至 是 updated 是
放置 在 线条 da0 - da2, 这 数据 至 是 写 是 放置 在
线条 id0 - ld3 和 id7, 然后 一个 低 脉冲波 在 写 输入 将
转移 这 数据 在. 看 图示 3 和 切换 characteris-
tics 表格 为 写 循环 定时 参数.
这 icm7228c/d 设备 做 不 有 任何 控制 寄存器, 和
也 它们 做 不 提供 这 非 decode 显示 format. hexa-
decimal 或者 代号 b character 选择 和 关闭 模式 是
直接地 控制 通过 这 三 水平的 输入 在 管脚 9, 这个 是
accordingly called hexa/代号 b/
SHUTDOwn. 看 tables 3
和 4 为 输入 和 输出 definitions 的 这 icm7228c/d
设备.
显示 formats
这 icm7228a 和 icm7228b 有 三 可能 显示
formats; hexadecimal, 代号 b 和 非 decode. 表格 6
显示 这 character sets 为 这 decode 模式 和 它们的
相应的 输入 代号.
这 显示 formats 的 这 icm7228a/b 是 选择 用
writing 数据 至 位 id4, id5 和 id6 的 这 控制 寄存器
(看 表格 1 和 2 为 输入 definitions). hexadecimal 和
代号 b 数据 是 entered 通过 id0-ld3 和 id7 控制 这
decimal 要点.
表格 5. digits 地址, icm7228a/b
输入 数据 线条
选择 digit1d2 lD2 lD0
0 0 0 dlglt 1
0 0 1 dlglt 2
0 1 0 diglt 3
0 1 1 dlglt 4
1 0 0 数字 5
1 0 1 dlglt 6
1 1 0 dlglt 7
1 1 1 dlglt 8
表格 6. 显示 character sets
输入 数据 代号 显示 characters
ID3 ID2 ID1 ID0 HEXADECIMAL 代号 b
0000 0 0
0001 1 1
0010 2 2
0011 3 3
0100 4 4
0101 5 5
0110 6 6
0111 7 7
1000 8 8
1001 9 9
1010 一个 -
1011 b E
1100 C H
1101 d L
1110 E P
1111 F (blank)
i/o 或者
记忆
写 脉冲波
解码器
使能
地址
解码器
id0 - id3
INTERSIL
icm7228c/d
部分
驱动
写
da0 - da2
DIGITS
驱动
a0 - a2
设备 选择
和
写 脉冲波
led 显示
地址 总线 a0 - a15
a3 - a15
数据 总线 d0 - d7
微处理器 系统
和 id7
5
图示 10. icm7228c/d 微处理器 系统 接合
ICM7228
: 点此下载
